製程控製(process control)在過去30年，透過提供早期識別嚴重製程問題所需的檢測與度量技術幫助IC製造商提升良率。隨著IC設備設計節點隨時間收縮
，製程控製係統透過實現支持檢測抑製良率與可靠性的缺陷及製程變化的創新技術跟上步伐。

 

例如KLA-Tencor的光學晶圓檢測係統在過去的30年已從使用鎢鹵素(tungsten-halogen)光源、現成的顯微物鏡和傳感器
，發展成利用比太陽更亮的雷射激發寬帶光源
、與步進機應用相同複雜的光學組件，以及比數字相機快1,000倍的客製化傳感器。

 

目前的寬帶電漿光學圖形化晶圓檢測設備，能夠檢測到10納米的缺陷─那隻比DNA鏈的直徑大四倍；要在12吋(300mm)晶圓片上的所有晶粒中檢測這些缺陷，困難度相當於在像是美國加州那麼大的區域範圍中，尋找散落距離可達數英哩的數百個硬幣─而且是在1小時之內。

 

用於生產目前尖端設備的多種技術為製程控製帶來了挑戰。檢測與度量係統需能從較小的缺陷和製程/圖樣變化中擷取訊號


，這些擷取通常在具有高長寬比特征的複雜 3D結(jie)構(gou)上(shang)進(jin)行(xing)。隨(sui)著(zhe)新(xin)材(cai)料(liao)的(de)使(shi)用(yong)和(he)製(zhi)程(cheng)變(bian)化(hua)性(xing)的(de)增(zeng)加(jia)，訊(xun)號(hao)擷(xie)取(qu)需(xu)要(yao)在(zai)背(bei)景(jing)噪(zao)聲(sheng)更(geng)強(qiang)的(de)環(huan)境(jing)中(zhong)進(jin)行(xing)。此(ci)外(wai)，隨(sui)著(zhe)使(shi)用(yong)多(duo)重(zhong)圖(tu)形(xing)和(he)更(geng)多(duo)的(de)製(zhi)程(cheng)步(bu)驟(zhou)
，檢(jian)測(ce)與(yu)度(du)量(liang)工(gong) 具需要提高生產率，以便能執行足夠用於檢測偏差的生產監控。

 

例如，使用多重圖形技術生 產的FinFET晶體管需要使用借助於先進檢測和度量係統的製程控製策略，這些係統整合了設計信息並能夠產生應對較小的嚴重缺陷、3D結構和窄製程容許範圍(process window)所需的靈敏度。此外，檢測與度量解決方案也必須提高生產率
，以便經濟有效地監控使用多重圖形製造FinFET晶體管相關的
、越來越多的製程步驟。

 

這些挑戰推動了創新，催生能早期發現設計、圖形化或製程問題的獨特製程控製技術和解決方案；這類方案對於IC製造商至關重要

，因為它能夠實現今日的尖端技術
，以及未來能以更低風險與成本達到最大化提升良率與組件性能的技術。

 

 

做為製程控製核心的檢測與度量係統並不是用來製造IC設備，因為它們不會添加/移除材料或者製作圖形；但製程控製對製造具備高良率的可靠組件至關重要，並非多餘步驟。

 

透(tou)過(guo)查(zha)找(zhao)缺(que)陷(xian)和(he)測(ce)量(liang)關(guan)鍵(jian)參(can)數(shu)
，檢(jian)測(ce)與(yu)度(du)量(liang)係(xi)統(tong)可(ke)監(jian)控(kong)製(zhi)造(zao)組(zu)件(jian)所(suo)需(xu)的(de)數(shu)百(bai)個(ge)步(bu)驟(zhou)。這(zhe)些(xie)製(zhi)程(cheng)控(kong)製(zhi)措(cuo)施(shi)可(ke)幫(bang)助(zhu)晶(jing)圓(yuan)廠(chang)的(de)工(gong)程(cheng)師(shi)在(zai)出(chu)現(xian)偏(pian)差(cha)時(shi)確(que)定(ding)製(zhi)程(cheng)問(wen)題(ti)並(bing)解(jie)決(jue)問(wen)題(ti)。製(zhi)程(cheng)控(kong)製(zhi)從(cong)根(gen)本(ben)上(shang)與(yu)良(liang)率(lv)相(xiang)關(guan)聯(lian)，因(yin)為(wei)晶(jing)圓(yuan)廠(chang)不(bu)透(tou)過(guo)檢(jian)測(ce)與(yu)度(du)量(liang)
，幾(ji)乎(hu)無(wu)法(fa)查(zha)明(ming)影(ying)響(xiang)良(liang)率(lv)的(de)製(zhi)程(cheng)問(wen)題(ti)。

 

快速提高良率從而快速將產品推向市場，對芯片製造商至關重要─lianglvtishengyourenheyanwudouhuiyingxiangyingshou
，bingyoukenengyingxiangyongyuyanfadeweilaitouziyijixiayidaichanpindefabiao。touguoshishizhuruqiangdadezhichengkongzhicelvedengbuzhou
，jingyuanchangnengsuoduankaifashijian、加快生產速度和提高產品良率。

 

事實上，芯片製造商可從製程控製獲得的價值有多種形式，包括：強大的投資回報、更低的製造成本與風險
、更高的營收
、更快的獲利速度、改善的產品周期
、更高的利潤以及業務連貫性。

 

為讓讀者對製程控製價值有更進一步了解
，我們收集了“製程控製的十個基本事實”(圖1)。透過這十個事實來了解製程控製的基本特性，晶圓廠可以實施用於確定嚴重缺陷、查找偏差和減少變異來源的策略。

 

圖1 製程控製對半導體 IC 產業的十個基本事實。

 

有鑒於先進組件和製程整合日益升高的複雜度，晶圓廠在發展時必須考慮的最關鍵的事實為：製程控製需求會隨著設計規則演進而增加。如圖 2所示，製程步驟數量從16/14納米節點開始急遽增加；隨著製程步驟的增加
，所有步驟都必須為偏差、缺陷密度和變化性設定更高的標準。

 

圖2 製程步驟從16/14納米節點開始隨設計規則微縮而急遽增加。

 

若每一個步驟的良率均保持在28納米節點的水平，那麼每個較小設計節點的預測累積良率將降低(圖3)。考慮到這種良率損失的複合性質，晶圓廠須在每個獨立的製程步驟中保持更嚴格的控製和更低的缺陷密度。

 

圖3 隨著製程步驟的增加，如果每步驟良率均保持在28納米的水平，則先進設計節點的預測累計良率將降低。

 

這zhe驅qu動dong對dui新xin製zhi程cheng控kong製zhi策ce略lve的de需xu要yao，這zhe些xie策ce略lve不bu僅jin可ke檢jian測ce出chu嚴yan重zhong影ying響xiang良liang率lv的de缺que陷xian和he微wei妙miao的de製zhi程cheng變bian化hua

，還hai可ke讓rang工gong程cheng師shi增zeng加jia檢jian測ce與yu度du量liang樣yang本ben。此ci類lei製zhi程cheng控kong製zhi能neng力li支zhi持chi對dui越yue來lai越yue多duo製zhi程cheng步bu驟zhou的de直zhi接jie監jian測ce，以yi及ji快kuai速su檢jian測ce對dui晶jing圓yuan製zhi造zao成cheng本ben具ju有you顯xian著zhu影ying響xiang的de偏pian差cha。

 

 

在朝16納米以下設計節點進軍時
，半導體製造商麵臨摩爾定律(Moore''s Law)的諸多挑戰。在技術層麵上

，存在與整合新技術相關的諸多複雜因素(如多重圖形、3D結構

、新材料
、複雜光罩
、製程步驟的數量增加)。在經濟層麵 上
，這些多種技術融合讓晶圓廠控製成本的壓力更大
；晶體管成本與比例因子(scaling factor)
、製造成本和良率有關。隨著製造、設計、開發和微影成本的增加，半導體製造商取得摩爾定律成本目標的最佳解決方案為快速提升良率。

 

在嚐試快速提升良率時
，IC製(zhi)造(zao)商(shang)必(bi)須(xu)克(ke)服(fu)圍(wei)繞(rao)設(she)計(ji)強(qiang)韌(ren)度(du)與(yu)製(zhi)程(cheng)容(rong)許(xu)範(fan)圍(wei)的(de)諸(zhu)多(duo)問(wen)題(ti)。在(zai)設(she)計(ji)層(ceng)麵(mian)上(shang)
，工(gong)程(cheng)師(shi)必(bi)須(xu)能(neng)夠(gou)發(fa)現(xian)和(he)評(ping)估(gu)設(she)計(ji)缺(que)點(dian)，以(yi)便(bian)推(tui)動(dong)改(gai)進(jin)，從(cong)而(er)確(que)保(bao)設(she)備(bei)設(she)計(ji)與(yu)製(zhi)造(zao)技(ji)術(shu)在(zai)生(sheng)產(chan)中(zhong)是(shi)穩(wen)定(ding)的(de)。

 

在 16納米以下的設計節點中
，所需的圖形重迭預算(pattern overlay budget)為小於等於4.5納米

，臨界尺寸規格為~2納米，製程容許範圍極窄。為推動滿足這些嚴格的圖形化規格(圖4)所需的變更，工程師需要了解圖 形化錯誤的整廠性來源(fab-wide sources)和變異性對製程容許範圍的影響。

 

圖4 對於先進多重圖形技術，圖形化錯誤的來源是整廠性的─同時發生在微影單元的內部與外部。為滿足極為嚴格的重迭與臨界尺寸規格，工程師必須設法減少製程變化的整廠性來源。

 

對於在成本目標中應對複雜技術挑戰的這一環境
，製程控製至關重要。開發必要的製程控製解決方案具有挑戰─這需要巨大的創新和在半導體業界多個部門之間的密切 協作。這不僅對開發可提供先進的檢測與度量係統效能的新技術很重要
，也對追求朝向全麵性製程控製解決方案的創新至關重要─這些策略將製程控製係統結合在一 起，從而使它們可以在晶圓廠中連同智能分析係統共同處理所產生的大量複雜資料。這些製程控製“係統中的係統”，可幫助晶圓廠透過快速設計驗證和製程容許範圍發現、擴展和控製快速提升良率。

 

缺陷發現的目標為檢測和識別嚴重影響良率的缺陷，以突顯開發階段的設計問題和生產階段的製程漂移。發現係統(discovery system)憑借寬帶電漿光學缺陷檢測係統上的NanoPoin技術利用設計信息發現最嚴重影響良率的圖樣缺陷。

 

Surfscan SP5無圖形(unpatterned)晶圓檢測係統透過檢測微小的原片缺陷來幫助避免良率問題

，這些缺陷可能扭曲先進3D組件(如FinFET晶體管和 垂直NAND閃存)的後續薄膜與圖形結構。最後，eDR-7110電子束審查與分類係統可以確定2920係列與Surfscan檢測器所檢測到的缺 陷。透過生成有關嚴重納米級缺陷的綜合信息
，缺陷發現解決方案可幫助晶圓廠的工程師描述、優化和監控先進製程，以便縮短上市時間。

 

5D 圖形化解決方案的目標是幫助IC製造商在先進組件上實現最佳的圖形化。借助目前複雜的多重圖形與隔離層間距分割技術
，圖形化錯誤不再與微影單元有關。圖形 化錯誤可能來自整廠性來源，如與掃描儀焦點錯誤直接有關的CMP所導致的晶圓變形。5D解決方案利用多種類型的度量係統來確定和控製圖形化變異的整廠性來源


，並透過智能分析係統來處理產生的數據。

 

該係統解決方案的關鍵組成部分為回饋(feed back)和前饋(feed forward)度量資料能力(圖5)。回饋回路已用於多個設計節點。

 

圖 5 KLA-Tencor的5D圖形化控製解決方案透過實施多個數據回路來幫助優化圖形化。現有的回饋回路(藍)已存在於多個設計節點中
，並對製程變化進行檢測和補償。經過優化的新回饋回路(綠)可以更早地偵測製程變化。創新的前饋回路(橙)利用度量係統從源頭測量變更，然後將該數據前饋至後續製程步驟。 

 

這種利用整廠性全麵測量值與智能回饋組合以及前饋控製回路的5D解決方案，可幫助晶圓廠的工程師擴大製程容許範圍並減輕這些窗口中的變化，最終獲得更好的圖形化結果。

 

這些綜合製程控製解決方案對IC業ye界jie的de成cheng功gong至zhi關guan重zhong要yao
，它ta們men透tou過guo使shi工gong程cheng師shi可ke以yi更geng快kuai和he更geng經jing濟ji有you效xiao地di解jie決jue廣guang泛fan的de製zhi程cheng問wen題ti來lai實shi現xian高gao良liang率lv並bing快kuai速su提ti高gao良liang率lv。在zai發fa展zhan時shi必bi須xu維wei持chi創chuang新xin與yu協xie作zuo生sheng態tai係xi統tong，以yi確que保bao可ke以yi開kai發fa出chu能neng夠gou應ying對duiIC製程與成本挑戰的新製程控製係統與解決方案。

【推薦閱讀】