上shang拉la電dian阻zu在zai電dian路lu中zhong起qi到dao維wei持chi電dian平ping穩wen定ding和he限xian流liu的de作zuo用yong。它ta通tong過guo電dian阻zu鉗qian位wei來lai將jiang不bu穩wen定ding的de信xin號hao維wei持chi在zai一yi個ge較jiao高gao的de電dian平ping狀zhuang態tai，與yu此ci同tong時shi，電dian阻zu也ye起qi到dao了le限xian流liu的de作zuo用yong。關guan於yu上shang拉la電dian阻zu的de計ji算suan問wen題ti
，一yi直zhi存cun在zai爭zheng議yi
，計ji算suan方fang麵mian的de相xiang關guan資zi料liao也ye不bu是shi非fei常chang全quan麵mian
，本ben篇pian文wen章zhang就jiu將jiang圍wei繞rao上shang拉la電dian阻zu的de取qu值zhi問wen題ti進jin行xing講jiang解jie。

 

 

當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平(一般為3.5V)，這時就需要在TTL的輸出端接上拉電阻
，以提高輸出高電平的值。
 

OC門電路必須加上拉電阻，才能使用。為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。在COMS芯片上，為了防止靜電造成損壞
，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。

 

芯xin片pian的de管guan腳jiao加jia上shang拉la電dian阻zu來lai提ti高gao輸shu出chu電dian平ping
，從cong而er提ti高gao芯xin片pian輸shu入ru信xin號hao的de噪zao聲sheng容rong限xian增zeng強qiang抗kang幹gan擾rao能neng力li。提ti高gao總zong線xian的de抗kang電dian磁ci幹gan擾rao能neng力li。管guan腳jiao懸xuan空kong就jiu比bi較jiao容rong易yi接jie受shou外wai界jie的de電dian磁ci幹gan擾rao。長chang線xian傳chuan輸shu中zhong電dian阻zu不bu匹pi配pei容rong易yi引yin起qi反fan射she波bo幹gan擾rao，加jia上shang下xia拉la電dian阻zu是shi電dian阻zu匹pi配pei
，有you效xiao的de抑yi製zhi反fan射she波bo幹gan擾rao。

 

 

從節約功耗及芯片的灌電流能力考慮應當足夠大：電阻大
，電流小。

 

從確保足夠的驅動電流考慮應當足夠小：電阻小
，電流大。

 

對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮。

 

以上三點，通常在1k到10k之間選取。對下拉電阻也有類似道理。

對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：

 

驅動能力與功耗的平衡。以上拉電阻為例
，一般地說，上拉電阻越小，驅動能力越強，但功耗越大
，設計時應注意兩者之間的均衡。

 

xiajidianludequdongxuqiu。tongyangyishangladianzuweili，dangshuchugaodianpingshi

，kaiguanguanduankai
，shangladianzuyingshidangxuanzeyinenggouxiangxiajidianlutigongzugoudedianliugaodidianpingdesheding。butongdianludegaodidianpingdemenkandianpinghuiyoubutong，dianzuyingshidangshedingyiquebaonengshuchuzhengquededianping。yishangladianzuweili，dangshuchudidianpingshi，kaiguanguandaotong
，shangladianzuhekaiguanguandaotongdianzufenyazhiyingquebaozailingdianpingmenkanzhixia。

 

頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方麵的需求。

 

 

OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供
，設輸入端每端口不大於100uA,設輸出口驅動電流約500uA，標準工作電壓是5V
，輸入口的高低電平門限為0.8V(低於此值為低電平);2V(高電平門限值)。

 

選上拉電阻時500uA x 8.4K= 4.2即選大於8.4K時輸出端能下拉至0.8V以下
，此為最小阻值


，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.8V即可。

 

當輸出高電平時，忽略管子的漏電流

，兩輸入口需200uA。200uA x15K=3V即上拉電阻壓降為3V
，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC係列。

 

設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽後麵的輸入口

，輸出低電平不要把輸出口喂撐了(否則多餘的電流喂給了級聯的輸入口

，高於低電平門限值就不可靠了)。

 

在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

 

 

一般作單鍵觸發使用時，如果IC本身沒有內接電阻
，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態
，必須在IC外部另接一電阻。

 

數字電路有三種狀態：高電平、低電平
、和高阻狀態
，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定!

 

一般說的是I/O端口，有的可以設置
，有的不可以設置，有的是內置
，有的是需要外接
，I/O端口的輸出類似與一個三極管的C
，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻
，也就是說，如果該端口正常時為高電平，Ctongguoyigedianzuhedilianjiezaiyiqideshihou，gaidianzuchengweixialadianzu，shigaiduankoupingshiweididianping
，tadezuoyong，dagebifanglaishuo。dangyigejieyoushangladianzudeduankousheweishuruzhuangtaishi
，tadechangtaijiuweigaodianping
，yongyujiancedidianpingdeshuru。

 

上拉電阻是用來解決總線驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是灌電流。