又是一個和探頭，接地相關的真實調試案例！

　　

有些電路本來沒有問題，連接上探頭就有問題了
；有些電路本來有問題
，接上探頭又沒有問題了。兩種情況下的根源可能大不一樣，但一定是有一個沒有被挖出來的根源。

　　

來自西門子公司的李工和R&S的李工一起，追根溯源
，搞明白了原來問題出在晶振的"來料不良"上。這令筆者想起有位老采購說的：最容易出問題的物料就三樣：電源，晶振和接插件。在發現問題的過程中，我們可以看到示波器作為"工程師的眼睛"的價值。

　　

2014年7月yue份fen
，我wo們men啟qi動dong了le電dian能neng質zhi量liang高gao端duan設she備bei開kai發fa項xiang目mu。這zhe個ge項xiang目mu的de技ji術shu需xu求qiu是shi采cai樣yang點dian多duo，數shu據ju率lv高gao，算suan法fa複fu雜za，數shu據ju存cun儲chu量liang大da
，網wang絡luo接jie口kou多duo
，高gao級ji應ying用yong多duo等deng。麵mian臨lin這zhe樣yang的de情qing況kuang，我wo們men通tong過guo大da量liang分fen析xi和he評ping估gu
，決jue定ding新xin構gou建jian硬ying件jian平ping台tai來lai滿man足zu產chan品pin需xu求qiu。通tong過guo對dui多duo家jia處chu理li器qi進jin行xing分fen析xi？ 比對
，最終一個全新的硬件架構出爐了：以雙核CPU配上FPGA，Switch，DOM盤等來實現數據獲取，傳輸，計算，存儲，通信等功能。經過一番努力，很快我們的板卡打樣回板，並完成了SMT，正式進入軟硬件調試階段。在完成小係統（CPU，DDR
，Flash等）主要器件測試後，我們進入小係統外圍器件的開發環節，在做SATA-DOM盤測試時，發現了DOM盤無法連接的問題。在軟件工程師的配合測試下

，很快定位出是差分晶振輸出給CPU的差分LVDS參(can)考(kao)時(shi)鍾(zhong)未(wei)能(neng)穩(wen)定(ding)鎖(suo)定(ding)
，導(dao)致(zhi)控(kong)製(zhi)器(qi)無(wu)法(fa)正(zheng)常(chang)工(gong)作(zuo)。在(zai)公(gong)司(si)內(nei)部(bu)尋(xun)找(zhao)測(ce)試(shi)高(gao)速(su)信(xin)號(hao)的(de)示(shi)波(bo)器(qi)
，發(fa)現(xian)基(ji)本(ben)都(dou)是(shi)帶(dai)寬(kuan)很(hen)低(di)的(de)示(shi)波(bo)器(qi)
，且(qie)不(bu)配(pei)有(you)有(you)源(yuan)差(cha)分(fen)探(tan)頭(tou)，根(gen)本(ben)無(wu)法(fa)看(kan)到(dao)波(bo)形(xing)，從(cong)而(er)無(wu)法(fa)判(pan)斷(duan)是(shi)原(yuan)理(li)設(she)計(ji)問(wen)題(ti)
，還(hai)是(shi)PCB，或器件焊接及其它問題，項目就此卡住了。接下來就是一頓滿地找能用的示波器過程了
，那個汗啊！

　　

真是趕巧，我們公司早準備配置高端示波器了，由於采購流程很長
，一直處於在Tek
，R&S，Agilent三家聯係和產品評估中。通過我們的采購很快聯係上這三家公司的銷售，R&S是在聯係之後，以最快的速度，率先給我們發來測試示波器樣機的廠家，正是雪中送碳，久旱逢甘霖啊！拿到示波器測試樣機的當天，筆者就快速拆封上電
，準備信號測試了。由於之前一直用另外兩家的示波器，初始使用R&Sdeshiboqi，qiruanjianjiemianjicaozuoanniujunbushihenshuxi
，caozuoqilaixiangduishengse。jingguojiandanmosuohou

，jibennengzuojiandanceshile，danshiyaojinxinggaosuxinhaocelianghaibunengkuaisugaoding，zhinengqiuzhujishuzhichile。tongguocaigoushunlilianxishangxiaoshougongchengshi-楊毓，在其幫助下，又快速聯係上了技術支持工程師-李(li)星(xing)。在(zai)李(li)工(gong)的(de)遠(yuan)程(cheng)協(xie)助(zhu)下(xia)，很(hen)快(kuai)可(ke)以(yi)進(jin)行(xing)高(gao)速(su)信(xin)號(hao)測(ce)量(liang)
，並(bing)抓(zhua)到(dao)了(le)時(shi)鍾(zhong)波(bo)形(xing)。李(li)工(gong)擔(dan)心(xin)筆(bi)者(zhe)這(zhe)邊(bian)搞(gao)不(bu)好(hao)
，又(you)在(zai)第(di)二(er)天(tian)上(shang)午(wu)趕(gan)到(dao)我(wo)們(men)公(gong)司(si)，進(jin)行(xing)現(xian)場(chang)培(pei)訓(xun)指(zhi)導(dao)。基(ji)於(yu)抓(zhua)到(dao)的(de)時(shi)鍾(zhong)波(bo)形(xing)，我(wo)們(men)展(zhan)開(kai)全(quan)麵(mian)分(fen)析(xi)，李(li)工(gong)深(shen)厚(hou)的(de)技(ji)術(shu)知(zhi)識(shi)
，對(dui)筆(bi)者(zhe)這(zhe)個(ge)詭(gui)異(yi)問(wen)題(ti)的(de)分(fen)析(xi)提(ti)供(gong)了(le)重(zhong)要(yao)思(si)路(lu)。

　　

先是原理分析，初步結論是：硬件原理設計上不存在太多的問題。這是一個LVDS時鍾晶振發出差分LVDS 時鍾後

，通過交流耦合連到CPU側（圖）。

原理上找不到問題，隻能集中精力測量波形並進行詳細分析了。通過R&S示波器
，用有源差分探頭（圖1）和有源單端探頭在CPU側來捕獲時鍾輸出波形（圖2）。

圖1差分探頭測得圖

圖2單端探頭測得圖

　　

從圖可知：時鍾質量在CPU端差，信號差分擺幅不夠，而且共模電壓超出範圍，且波形畸變嚴重。CPU側的PLL針對這個輸入時鍾信號無法鎖定，也是理所但然的。難道是PCB設計有問題？

 

圖中：U2為差分晶振，晶振背麵的C101和C102為交流耦合電容。PCB的走線為：線寬8mil，線間距16mil，差分等長控製在5mil，總線長1550mil（小於器件資料的2000mil）。

　　

再仔細分析PCB設計，滿足器件資料的布局布線要求，且也符合多年高速設計經驗。理論上應該不存在問題，怎麼會有這麼奇怪的波形呢
？難道是CPU負載側有問題
？聯係CPU的技術支持，通過對原理圖和PCB分析
，很快得到一些可能存在問題的信息：末端跨接電阻是否焊接
，芯片接地是否正確等等。通過實驗，依次排除這些因素。

　　

那麼此時

，隻能進行全麵信號測量詳細分析了。首先是晶振外圍電路測量。應用R&S的示波器，選擇交流耦合測量方式
，發現晶振的供電電源紋波很大，3.3V直流電的紋波達到100mv左右
，由於這個供電來自DC/DC電源，存在這麼大的紋波有可能導致晶振輸出異常。飛線取LDO輸出的3.3V（確認紋波小於10mv）
，再次測試發現PLL仍然不能鎖定，CPU側測試波形依然不符合LVDS信號標準。但是在測量過程中偶然發現一個異常，就是用R&S單端無源探頭來測量晶振輸出側的信號電壓時
，發現PLL竟然鎖上了。此時是將單端探頭的接地線接在LVDS信號的負端，探針頂住信號正端。這是個什麼情況，百思不得其解啊……完全顛覆了我們的認識了。現在開始懷疑，該差分晶振是否存在質量問題。

那麼接下來針對晶振，根據器件提供的廠家資料中描述的測試方式進行裸片供電測量。其圖紙：（圖3）

圖3 推薦測試電路

　　

將晶振直接飛線供上3.3V的電，斷開現有負載
，在差分PN信號間跨接100歐電阻，再進行信號測量
，發現晶振輸出確實有問題
，其差分信號和單端信號輸出擺幅小
，信號畸變嚴重（與圖1和圖2類似）。由此，基本可以得出結論：那就是晶振通過非正規途徑購買的
，其質量之差
，唉，無語啊！ 根據上述測試情況

，這裏總結了有兩個問題，分別製定驗證解決方案：

　　

　　

　　

針對方案二，模擬探頭標明的電阻，電容分布參數，又進行了一些試驗：例li如ru負fu端duan飛fei線xian，通tong過guo串chuan聯lian電dian阻zu
，電dian容rong等deng方fang式shi接jie地di，均jun無wu法fa匹pi配pei探tan頭tou底di線xian接jie觸chu的de現xian象xiang。後hou來lai仔zai細xi分fen析xi發fa現xian
，筆bi者zhe的de單dan板ban供gong電dian直zhi流liu穩wen壓ya電dian源yuan的de輸shu出chu電dian壓ya的de地di線xian與yu市shi電dian電dian力li線xian未wei共gong地di（圖4），即圖中虛線未連接。此時，用萬用表測試示波器探頭的地線與直流源（-端）輸出的GND 之間，發現有個很小的電壓壓差。

圖4 測試組網圖

當完成Earth共地後（接上虛線），采用下圖5組網測試
，此時PLL仍無法鎖存，再用示波器探頭的地線連接差分信號負極時，PLL也無法鎖定了。

圖5 工地測試組網圖

 

由此可見，這個問題與示波器及探頭本身沒有關係。通過分析發現：由(you)於(yu)探(tan)頭(tou)地(di)接(jie)的(de)是(shi)電(dian)力(li)線(xian)準(zhun)大(da)地(di)，與(yu)穩(wen)壓(ya)電(dian)源(yuan)輸(shu)出(chu)地(di)之(zhi)間(jian)是(shi)浮(fu)空(kong)關(guan)係(xi)，存(cun)在(zai)一(yi)些(xie)電(dian)壓(ya)差(cha)。此(ci)時(shi)得(de)出(chu)結(jie)論(lun)

，在(zai)當(dang)前(qian)不(bu)良(liang)的(de)晶(jing)振(zhen)負(fu)端(duan)接(jie)入(ru)某(mou)個(ge)幅(fu)度(du)的(de)直(zhi)流(liu)電(dian)壓(ya)時(shi)，相(xiang)當(dang)於(yu)提(ti)高(gao)了(le)差(cha)分(fen)晶(jing)振(zhen)輸(shu)入(ru)的(de)共(gong)模(mo)電(dian)壓(ya)，一(yi)定(ding)程(cheng)度(du)上(shang)改(gai)善(shan)LVDS信號的質量。因此

，做了另外一個實驗，通過將差分晶振負端飛線到1.2V電壓上（圖6），人為提供1.2V共模電壓，這時發現PLL鎖定成功，DOM盤正常工作了。

圖6 差分信號負極飛線測試圖

　　

此時用有源差分和有源單端探頭測得波形：

圖7 有源差分探頭測得圖

圖8 有源單端測得圖

　　

從上兩張圖可得：盡管PLL鎖定了，但是還能看出P
，N信號不是180度交叉的
，共模電壓也不對，但是此時的差分信號擺幅夠大見圖7，能夠使LVDS的PLL工作。

 

針對第一種方案
，我們采購到了台灣某家公司的差分晶振
，焊接完後，SATA-DOM直接就能穩定工作了，進一步驗證了初始使用的差分晶振是存在質量問題的。當然
，針對新的差分晶振，我們也進行 了詳細的波形測試圖9和圖10
，發現指標與器件資料一致，且符合LVDS 信號標準。且針對DOM盤進行讀寫文件壓力測試，到目前為止工作正常，這個問題也得到了圓滿的解決。

圖9 有源差分探頭測得圖

圖10 有源單端測得圖

　　

在整個問題定位解決過程中，R&S示波器確實起到了"工程師眼睛"的(de)作(zuo)用(yong)，對(dui)高(gao)速(su)被(bei)測(ce)信(xin)號(hao)的(de)準(zhun)確(que)測(ce)量(liang)，並(bing)拿(na)到(dao)想(xiang)要(yao)的(de)波(bo)形(xing)
，給(gei)我(wo)們(men)分(fen)析(xi)問(wen)題(ti)提(ti)供(gong)了(le)有(you)力(li)的(de)證(zheng)據(ju)
，方(fang)便(bian)迅(xun)捷(jie)的(de)窗(chuang)口(kou)界(jie)麵(mian)觸(chu)摸(mo)操(cao)作(zuo)，大(da)大(da)提(ti)升(sheng)了(le)測(ce)量(liang)的(de)速(su)度(du)。