以單片機和 FPGA構成的最小係統為控製核心，由寬帶放大模塊
，比較整形模塊，頻率、相位差測量模塊等模塊構成。在FPGA內采用等精度測頻法測出頻率和周期
，可實現對有效值為0.005V~5V
，頻率範圍1Hz~35MHz 信號的頻率、周期的測量。用計數法測出相位差，可實現對有效值0.5V~5V
，頻率10Hz~100KHz 信號的相位差測量。係統功能由按鍵控製
，可對測量結果實時顯示

，人機交互界麵友好
，達到了較好的性能指標。

　　

在進入模擬開關zhiqian

，xuyaojinxingfengzhijianbo，tongguocededexinhaodefuzhiquedingmonikaiguandetongdao。fengzhijianbodianlushiyouerjiguandianluhedianyagensuiqizucheng
，qigongzuoyuanliwei：當輸入電壓正半周通過時
，檢波管D2導通
，對電容C1充電
，直到到達其峰值。三極管的基極由單片機控製，產生10us 的高電平使電容放電，以減少前一頻率測量對後一頻率測量的影響，提高幅值測量精度。其中D1處於常導通狀態，用以補償D2 上造成的壓降。電容C1 的取值需根據被測信號的頻率合適的選取，此電路中的二極管使用高頻二極管，可大大提高測量範圍的頻率上限。其電路圖如圖2.2 所示。

　　

為了檢測有效值0.005V~ 5V的信號（即Vp_p 為0.014V~14V）的頻率，而高頻比較器TL3116能檢測到的輸入信號的最小幅度Vp_p=0.8V
，因此需要對信號進行程控放大。當測得的信號峰峰值Vp_p小於0.1V 時，設定放大倍數為120，當0.1V～1V 時設定放大倍數為10，當Vp_p大於1V時
，設定放大倍數為1。以MAX309為模擬開關，用OPA637接成一級同相放大器進行10倍增益放大。用兩級OPA637級聯進行120倍放大。其原理圖如圖上。

　　

在測頻、測周部分
，由於我們沒有帶寬由1Hz 到35MHz 的比較器


，所以采用分段處理的方法實現整個頻帶的測量
，高頻部分用TI公司的TL3116實現，低頻部分采用LM311。為抑製幹擾引起的誤翻轉
，我們采取了帶正反饋的滯回比較電路的形式。

在反相輸入方式時
，其正向閾值電壓，對應比較後信號的下降沿。負向閾值電平為0V，對(dui)應(ying)於(yu)比(bi)較(jiao)後(hou)信(xin)號(hao)的(de)上(shang)升(sheng)沿(yan)。故(gu)輸(shu)出(chu)信(xin)號(hao)的(de)上(shang)升(sheng)沿(yan)仍(reng)屬(shu)過(guo)零(ling)比(bi)較(jiao)。測(ce)相(xiang)的(de)兩(liang)路(lu)信(xin)號(hao)經(jing)過(guo)整(zheng)形(xing)，要(yao)使(shi)產(chan)生(sheng)的(de)額(e)外(wai)相(xiang)差(cha)最(zui)小(xiao)

，必(bi)須(xu)保(bao)證(zheng)兩(liang)路(lu)通(tong)道(dao)參(can)數(shu)的(de)一(yi)致(zhi)性(xing)
，選(xuan)用(yong)TI 公司的雙路比較器TLC372。

 

本係統采用數字方法在FPGA 內部進行頻率和相位差的測量。其電路圖如圖2.6 所示。其中fx_h 和fx_l 分別為高頻信號和低頻信號輸入端。CH1 和CH2分別為兩路相位信號如數端。