PWM DC-DC的組成核心電路共分兩大部分，分別是ramp/pulse oscillator和error amplifier。ramp/pulse oscillator的難點在於造出一個具有高線性度的ramp waveform，電路雖然不難
，但做到最佳卻頗具難度。通常為了維持高線性度，大都會額外再加個補償電路來解決。

而error amplifier
，目前有type II和typ III兩種補償架構，而要如何決定type II及typeIII補償電路中的R及C值就需考量整體DC-DC。error amplifier看似簡單，但是 R和C的值卻會決定整個DC-DC係統的穩定度與效能。所以，若然不是非常了解整個理論基礎，就冒然的定出R、C值是非常不明智的。

在做DC-DC電路前

，根據所input voltage、output voltage、Iload 範圍，用編好的excel來計算出要使用的電感
、電容值
、type II或者type III補償R和C值各為多少後，用simplis仿真驗證，然後才用spectre來做各個子電路的模擬。不過，用spectre來作模擬所需時間實在很長。

DC-DC電路中
，最難的當屬PWM的error amplifier
，隻要R、C值沒決定好，整個係統的performance都會受到影響，在不斷的調整中才會漸漸理出個頭緒出來
，要想定出R和C值，真的要熟悉整個PWM的理論架構。

PWM的DC-DC的gm不能過高或者過低，而是要搭配係統來采用type II或者type III的補償網路、L和C值以及操作頻率所計算出來的。因此，gm值是依據係統規格所計算出來的一項規格
，而不是隨意定出來的值。

對於error amplifier，它的考量點乃在於外部電感、電容、ESR所組成的三階filter的pole，再配合分壓電阻的gain、PWM的gain、error amplifier本身的gain、phase。因此並不是error amplifier的gain夠高，phase margin夠寬即可。並且要配合整個loop的gain以及phase去算出來，才能夠知道error amplifier的gain和phase margin值是多少，尤其是phase margin，PWM的stability決定了error amplifier的phase margin。

除了errr amplifier外，最麻煩的當屬protection circuit，在DC-DC電路中用到很多protection circuit，如soft-start circuit、under voltage lock out、 current liming circuit
、thermal shut-down circuit、 over current protection

、zero current protection等等，各有不同的保護對象與條件。處理不當就會導致DC-DC 係統癱瘓，而且各個protection機製又有優先權的區分，所以這些protection circuit是最麻煩處理的。

目前的係統中絕大部份會有PWM和PFM兩種switching regulator。在正常的PWM模式下操作，如果係統是省電模式，則會進入PFM。這是因為PWM和PFM兩者在輕/重負載下各有其優缺點

，以往的係統幾乎都隻工作在PWM下。

POWER DEVICE的metal bus width絕大部份都是以average current來估算的，仍要小心避免其transient peak current過大，和流過的時間過長的問題。因為一旦transient peak current的值過大，且維持的時間過久，仍然有可能會把meal給燒斷掉。

相關閱讀：

對軟開關半橋DC-DC變換器的PWM控製策略分析
支持任意輸出電容、效率高達95%的DC-DC穩壓器
利用同步降壓DC-DC穩壓器實現反相電源的設計