通過多路複用，每個係統可以使用更少的ADC
，從而顯著節省功耗
、尺寸和成本。逐次逼近型ADC(因為其采用逐次逼近型寄存器而常常稱為SAR型ADC)具有低延遲特性，很受多路複用係統的歡迎——這些係統要求對滿量程輸入步進(最差情況)做出快速響應


，而不會產生任何建立時間方麵的問題。 SAR型ADC易於使用


，功耗很低
，並且尺寸較小。

 

本文重點討論采用高性能精密SAR型ADC的多路複用數據采集係統的重要設計考慮、性能效果和應用挑戰。

 

切換多路複用器的輸入通道時，ADC驅動放大器必須在規定的采樣周期內完成大電壓步進的建立。 輸入可能會從負滿量程變換到正滿量程或從正滿量程變換到負滿量程，因此可能在很短的時間內產生大輸入電壓步進。 為了處理這種步進，放大器必須具有寬信號帶寬和快速建立時間。此外
，壓擺率或輸出電流限製會引起非線性效應。

 

另外
，驅動放大器還必須解決采集周期開始時SAR型ADC輸入端的電荷再平衡所導致的反衝影響。這可能會成為多路複用係統輸入建立的瓶頸。通過降低ADC的吞吐速率
，從而延長采集時間並使放大器有足夠的時間建立至要求的精度，可以緩解建立時間問題。

 

圖1中的時序圖顯示了輸入幅度發生滿量程變化時，如何優化每通道建立時間。ADC的周期時間通常包括轉換時間和采集時間(tCYC = tCONV + tACQ)，在數據手冊中一般規定為吞吐速率的倒數。 轉換開始時，SAR型ADC的容性DAC與輸入端斷開

，經過很短的開關延遲tS後，便可將多路複用器通道切換至下一通道。這將為所選通道提供最長的建立時間。

 

為了保證最大吞吐速率時的性能
，多路複用係統的所有器件都必須在多路複用器切換與采集時間結束之間的時間裏在ADC輸入端完成建立。多路複用器通道切換必須與ADC轉換時間正確同步。多路複用係統可達到的吞吐速率等於單個ADC的吞吐速率除以采樣的通道數。

圖1 多路複用數據采集係統的典型時序圖

 

有些設計人員利用低輸出阻抗緩衝器處理多路複用器輸入端的反衝影響。SAR型ADC的輸入帶寬(數十MHz)和ADC驅動器的輸入帶寬(數百MHz)高於采樣頻率，期望的輸入信號帶寬通常在數十至數百kHz範圍內，因此，多路複用器的輸入端可能需要一個RC抗混疊濾波器
，用以防止幹擾信號(混疊)折回到目標帶寬並緩解建立時間問題。 各輸入通道使用的濾波器電容值應根據以下考慮精心選擇：若容值較大
，它將有助於衰減多路複用器的反衝，但它也會降低前一放大器級的相位裕量

，使其變得不穩定。

 

為使RC濾波器具有高Q、低溫度係數
，並且在變化電壓下具有穩定的電氣特性
，建議使用C0G或NP0型電容。應選擇合理的串聯電阻值，使放大器保持穩定並限製其輸出電流。 R不能過大
，否則在多路複用器反衝後，放大器將不能給電容充電。