意法半導體、Soitec與CMP 共同宣布，現在大學院校、研究實驗室和設計企業可通過CMP的矽中介服務使用意法半導體的CMOS 28納米全耗盡型絕緣層上矽（FD-SOI）製程進行工程流片
，意法半導體的新製程采用Soitec公司開發的創新型矽襯底。隨著首批商用晶圓即將下線，意法半導體正在將這項製程下放給第三方芯片製造商。

CMP的產品目錄中列有意法半導體28納米FD-SOI CMOS製程,代表著雙方在此前的合作上取得了顯著成功
，意法半導體與CMP合作為大學和設計企業提供流片服務

，讓他們能夠使用意法半導體的上一代CMOS 工藝設計芯片，包括45納米（2008年發布）、65納米（2006年發布）、90納米（2004年發布）和130納米（2003年發布）。CMP的客戶還可選用意法半導體的65納米和130納米SOI（絕緣層上矽）以及130納米SiGe製程。例如
，170家大學和企業已獲得意法半導體90納米CMOS 製程設計規則和工具，200餘家大學和企業已獲得意法半導體65納米體效應和SOI CMOS製程設計規則和工具。

CMP自2011年起開始提供意法半導體28納米CMOS體效應技術
，約60所大學和微電子企業已獲得設計規則和工具
，16款集成電路（IC）現已製造。

CMP總監Bernard Courtois表示：“人們對使用這些製程設計IC的具有濃厚興趣
，約300個項目設計已采用90納米製程（2009年退市），300餘個項目設計已采用65納米體效應製程。此外，采用65納米SOI的設計項目已超過60個，值得一提地是

，在歐洲、美國

、加拿大和亞洲，很多知名大學已從意法半導體與 CMP的合作中受益。”

通過使用CMP多項目晶圓服務
，學術組織和設計企業可獲得少量的從數十片到數千片的先進IC。28納米FD-SOI CMOS製程成本固定在18,000 €/mm2
，最少訂購1mm2。

意法半導體主管設計實現和服務部的公司執行副總裁Philippe Magarshack表示：“隨著首批采用FD-SOI製程的項目設計已上線，目前正是向研究領域推出這項技術的時機。我們的FD-SOI製程支持現有設計快速且輕鬆地移植到FD-SOI平(ping)台(tai)
，實(shi)現(xian)低(di)功(gong)耗(hao)和(he)高(gao)性(xing)能(neng)的(de)雙(shuang)重(zhong)好(hao)處(chu)。此(ci)外(wai)，確(que)保(bao)大(da)學(xue)院(yuan)校(xiao)能(neng)夠(gou)使(shi)用(yong)我(wo)們(men)的(de)先(xian)進(jin)技(ji)術(shu)將(jiang)有(you)助(zhu)於(yu)吸(xi)引(yin)最(zui)優(you)秀(xiu)的(de)青(qing)年(nian)工(gong)程(cheng)師(shi)，這(zhe)是(shi)我(wo)們(men)保(bao)持(chi)長(chang)期(qi)技(ji)術(shu)領(ling)導(dao)者(zhe)承(cheng)諾(nuo)的(de)一(yi)部(bu)分(fen)。”

Soitec全球戰略業務發展高級副總裁Steve Longoria表示：“我們與意法半導體和CMP的合作夥伴關係是Soitec支持FD-SOIshengtaixitonghexianjinjishuyonghubuduankuoda，xiangkaifangshichangtigongchayihuacailiaojiejuefangandechengnuodelingyigefanli。zhegehezuohuobanguanxiweidaxueheqitakehutigonglekekaodexiayidaijichengdianlukaifaceshitujing，womenjianghuikandaojiyuSoitec的FD- SOI 材料的創新產品。”