中心議題：

• 探討PCB布線技術中的抗幹擾設計

解決方案：

• 減少布線過程中的過孔設置
• 降低連線的特性阻抗
• 避免多頻率交調影響以減少電磁幹擾

隨著電子技術的飛速發展，PCB的密度越來越高,電子係統的工作頻率也越來越高；模擬電路
、數字電路、大規模的集成電路和大功率電路的混合使用以及電子設備的工作帶寬越來越寬,靈敏度越來越高；並隨著網絡技術的應用，連接各設備之間的電纜和空間聯網也越來越複雜。實踐證明,當我們在使用PROTEL軟件製板時,盡管製定了相關的設計規則及約束條件。在進行自動布局和自動布線時,仍然出現印刷電路板設計不當,並對係統的可靠性產生不良影響。因此，要使電子係統獲得最佳性能, 在使用PROTEL軟件製板時,必須采用自動與手動相結合。並應遵循設計的一般及特殊規則。

一、元器件布線

1 ． 盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁幹擾。 易受幹擾的元器件不能相互挨得太近,輸入和輸出元件應遠離。輸入輸出端用的導線應盡量避免相鄰平行,最好加上線間地線,以免發生反饋耦合。如：同相放大器的輸入輸出端一靠近(圖1)
，zezaitamenzhijianjiuhuichanshengjishengdianrong。zheyang
，youyugaidianrongerxingchengleshuchufanhuidaoshurudezhengfankuihuanlu，zuizhongyinqizhendang。zhezhongzhendangyushuruxinhaowuguan，jishizaimeiyoushurushiyehuifasheng。

振蕩頻率由同相放大器的電路結構和寄生電容的大小等因素決定。實際上，大部分為1MHz以上。還有，隨著寄生電容的大小變化，不僅僅產生電路的振蕩，甚至發生工作不穩定和特性變壞的情況。而在反相放大器中
，如圖2所示，由於米勒效應引起高頻特性變壞。設反相放大器的增益為A
，輸入輸出間的寄生電容為C。由於米勒效應，從輸入端可以看成輸入與GND之間加入了(A+1)C的電容。如果信號源電阻Rg非常低
，則是可以的。然而，如果Rg很高

，則該Rg與米勒電容(A+1)C就會形成LPF(低通濾波器)，使得高頻特性下降.因此,，wulunshizhengxiangfangdaqihaishifanxiangfangdaqi，qishurushuchuduandoubuyunxukaodetaijin
，tebiezaizengyigaohuozaikuandaifangdaqizhonggengyaotebiezhuyi。bujinduiyuyijifangdaqi

，duiyuduojifangdaqiyetongyangyaozhuyizhegewenti。

 2 ． 某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離,以免放電引起意外短路。 daigaoyadeyuanqijianyingjinliangbuzhizaitiaoshishishoubuyichujidedifang。rutongfangdaqideshurushuchunayang，bujinduiyuxiangtongxitongdexinhaoxian
，duiyudazaixianghudulidexinhaoxianyeyiyang
，zaiqidianpingchadashi(30～40dB以上)，都不允許靠近。即使僅流過直流電流，在其電壓高或電流大時，也不許靠近微小信號線。 如圖3所示，將兩根線靠近看一下。設A線上搭載電源紋波(50Hz)1Vp-p，B線上搭載lmVp-p的微弱的信號,兩者電平差有1000倍(60dB)之多。在電源存在紋波的情況下，由於頻率低，靜電耦合是沒有問題的。但由於電磁耦合
，A的電源波紋泄漏到B。情況嚴重者會發生振蕩等異常現象。

技術中心每天會更新了大量技術內容和方案，可查看：
http://0-fzl.cn/art
[page]
3 ． 濾波電路中的電解電容器，在電路圖中，即使連接是相同的，但布線次序有錯誤，也不能得到所希望的電源波紋。圖4是為便於理解而畫出的圖。

首先來分析圖4(a)
，負fu載zai電dian路lu的de布bu線xian是shi由you整zheng流liu二er極ji管guan引yin出chu來lai的de。濾lv波bo電dian容rong的de布bu線xian與yu負fu載zai電dian路lu的de布bu線xian不bu同tong，也ye是shi從cong整zheng流liu二er極ji管guan引yin出chu來lai的de。當dang進jin行xing這zhe樣yang的de布bu線xian時shi，負fu載zai電dian流liu不bu通tong過guo濾lv波bo電dian容rong，而er直zhi接jie流liu到dao負fu載zai電dian路lu，所suo以yi不bu能neng獲huo得de所suo希xi望wang的de電dian源yuan波bo紋wen。負fu載zai電dian流liu越yue大da、濾波電容的容量越大
、由整流二極管到濾波電容的布線越細長時，這種傾向變得越嚴重。

圖4(b)該負載電路的布線是由整流二極管引出來、並通過濾波電容來進行的。這樣，負載電流一定通過濾波電容流動，也就消除了圖4(a)那樣的麻煩。如果考慮到電流的流動，上述方法的效果是很明顯的。這種方法，不僅對濾波電容，而且對電源旁路電容也一樣有效。

4． 考(kao)慮(lv)電(dian)流(liu)環(huan)路(lu)。簡(jian)單(dan)而(er)言(yan)

，電(dian)流(liu)環(huan)路(lu)其(qi)對(dui)象(xiang)範(fan)圍(wei)很(hen)廣(guang)，而(er)且(qie)概(gai)念(nian)也(ye)很(hen)模(mo)糊(hu)。但(dan)是(shi)
，其(qi)考(kao)慮(lv)方(fang)法(fa)卻(que)是(shi)簡(jian)單(dan)的(de)。在(zai)考(kao)慮(lv)電(dian)流(liu)的(de)流(liu)動(dong)時(shi)，一(yi)定(ding)有(you)去(qu)路(lu)和(he)回(hui)路(lu)。由(you)其(qi)去(qu)路(lu)和(he)回(hui)路(lu)所(suo)形(xing)成(cheng)的(de)電(dian)流(liu)環(huan)路(lu)的(de)麵(mian)積(ji)要(yao)盡(jin)可(ke)能(neng)的(de)小(xiao)。對(dui)於(yu)電(dian)源(yuan)線(xian)和(he)信(xin)號(hao)線(xian)來(lai)講(jiang)都(dou)是(shi)如(ru)此(ci)
，圖(tu)5(a)是不好的例子，由電流的去路與回路所形成的環路非常大。電源線的環路大，因其波紋等原因有可能對其他電路產生不良的影響。

現將該環路變小
，如圖5(b)所suo示shi。由you於yu這zhe樣yang做zuo，使shi環huan路lu變bian小xiao，故gu而er對dui其qi他ta電dian路lu的de影ying響xiang也ye就jiu變bian小xiao。還hai有you，稱cheng兩liang根gen絞jiao在zai一yi起qi的de導dao線xian為wei絞jiao線xian。即ji使shi不bu弄nong成cheng絞jiao線xian

，而er將jiang兩liang根gen導dao線xian平ping行xing地di放fang置zhi也ye會hui對dui縮suo小xiao電dian源yuan線xian環huan路lu麵mian積ji起qi到dao有you一yi定ding的de效xiao果guo。

5． 電容的一般配置原則

1)電源輸入端跨接10μF～100μF 的電解電容器。如有可能,接100μF 以上的更好。

2)原則上每個集成電路芯片都應布置一個0. 01pF的瓷片電容。如遇印刷板空隙不夠,可每（4個～8個)芯片布置一個1pF～10pF 的鉭電容。

3)對於抗噪聲能力弱、關斷時電源變化大的器件,如RAM、ROM 存儲器件,應在芯片的電源線和地線之間直接接入退耦電容。

4)電容引線不能太長,尤其是高頻旁路電容不能有引線。

5)在印刷板中有接觸器

、繼電器
、按鈕等元件時，操作它們時均會產生較大火花放電，必須采用RC電路來吸收放電電流。 一般R取1kΩ～2kΩ
，C取2.2μF～47μF。

6)CMOS 的輸入阻抗很高,且易受感應,因此在使用時，對不用端要接地或接正電源。

6． 振蕩器幾乎所有的電子係統都有一個耦合於外部晶體或陶瓷諧振器的振蕩器電路.振蕩是一個輻射的發射源。其周期性波形的輸出通過印製板連線輸到負載，並取決於印製板的布圖
、元件的布局

、連線、去耦、阻抗控製和其他被消除或減少的有關項目。

在PCB上,要求外接電容
、晶體或陶瓷諧振器的引線越短越好. RC振蕩器對幹擾信號有潛在的敏感性,它能產生很短的時鍾周期,因而最好選晶體或陶瓷諧振器. 另外,石英晶體的外殼要接地。


技術中心每天會更新了大量技術內容和方案，可查看：
http://0-fzl.cn/art
[page]
二、一般導線及焊盤布線

1． 印刷板導線的最小寬度主要由導線與絕緣基板的粘附強度和流過它們的電流值決定。當銅箔厚度為0.5mm
、寬度為1mm～15mm時
，通過2A的電流,溫升不會高於3℃。因此
，導線寬度為1.5mm可滿足要求。對於集成電路
，尤其是數字電路，通常選0.02mm～0.3mm導線寬度。當然,隻要允許,還是盡可能用寬線,尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。 對於集成電路，尤其是數字電路，隻要工藝允許
，可使間距小於0.1mm～0.2mm。

2． 印刷導線拐彎處一般取圓弧,而直角或夾角在高頻電路中會影響電氣性能。此外
，盡量避免使用大麵積銅箔，否則，長時間受熱時，易發生銅箔膨脹和脫落現象。 必須用大麵積銅箔時
，最好用柵格狀，這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。

3 ． 焊盤中心也要比器件引線直徑稍大一些。

焊盤太大易形成虛焊。焊盤外徑D 一般不小於(d +1.2)mm

，其中d 為引線孔徑。對高密度的數字電路
，焊盤最小直徑可取(d +1.0) mm。

三
、電源線及地線設計

1 ． 根據印刷線路板電流的大小

，盡量加粗電源線寬度，減少環路電阻，同時,使電源線

、地線的走向和數據傳遞的方向一致，這樣有助於增強抗噪聲能力。

2 ． 在小信號電路與大電流電路做在一起的電路中，必須將GND明顯地區分開來。布線方法為將小信號GND與大電流的GND進行分離，通常使用兩根引線的GND。使(shi)大(da)電(dian)流(liu)不(bu)在(zai)布(bu)線(xian)電(dian)阻(zu)上(shang)流(liu)動(dong)，從(cong)而(er)不(bu)產(chan)生(sheng)幹(gan)擾(rao)，如(ru)像(xiang)功(gong)率(lv)放(fang)大(da)級(ji)和(he)負(fu)載(zai)那(na)樣(yang)，將(jiang)大(da)電(dian)流(liu)流(liu)動(dong)的(de)部(bu)分(fen)由(you)電(dian)源(yuan)直(zhi)接(jie)進(jin)行(xing)布(bu)線(xian)。還(hai)有(you)，將(jiang)小(xiao)信(xin)號(hao)部(bu)分(fen)進(jin)行(xing)彙(hui)總(zong)
，也(ye)直(zhi)接(jie)由(you)電(dian)源(yuan)進(jin)行(xing)布(bu)線(xian)。如(ru)果(guo)這(zhe)樣(yang)做(zuo)，小(xiao)信(xin)號(hao)線(xian)與(yu)大(da)電(dian)流(liu)線(xian)完(wan)全(quan)分(fen)離(li)，再(zai)將(jiang)彙(hui)總(zong)的(de)小(xiao)信(xin)號(hao) GND與功率放大級的GND相連接。

當電路簡單時
，可將電源所供給的電路彙總成一個。但是當電路變得複雜時，就要分成幾個基板(模塊)，電源的數目仍不變
，還為1ge。jiuqibuxianfangfalaikan，ruogejibandianyuanjidixianyongyougonggongbuxiandianzu，renheyigejibanshangdedianliufashengbiandong，douyingxiangdaoqitadejiban。yucixiangfan，ruojiangqigegejibandianyuanGND的(de)布(bu)線(xian)分(fen)別(bie)由(you)電(dian)源(yuan)引(yin)出(chu)。這(zhe)樣(yang)
，各(ge)自(zi)都(dou)有(you)布(bu)線(xian)電(dian)阻(zu)
，即(ji)使(shi)因(yin)電(dian)流(liu)變(bian)化(hua)而(er)產(chan)生(sheng)電(dian)壓(ya)降(jiang)，它(ta)僅(jin)停(ting)留(liu)在(zai)該(gai)基(ji)板(ban)上(shang)，而(er)不(bu)會(hui)對(dui)其(qi)他(ta)基(ji)板(ban)產(chan)生(sheng)影(ying)響(xiang)。

3 ． 正確選擇單點接地與多點接地。 在低頻電路中，信號的工作頻率小於1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對幹擾影響較大，因而應采用一點接地的方式。當信號工作頻率大於10MHz時
，地線阻抗變得很大，此時應盡量降低地線阻抗
，應采用就近多點接地。當工作頻率在1 MHz～10MHz時，如果采用一點接地

，其地線長度不應超過波長的1/20
，否則應采用多點接地法。

4 ． 數字地與模擬地分開。 電(dian)路(lu)板(ban)上(shang)既(ji)有(you)高(gao)速(su)邏(luo)輯(ji)電(dian)路(lu)，又(you)有(you)線(xian)性(xing)電(dian)路(lu)，應(ying)使(shi)它(ta)們(men)盡(jin)量(liang)分(fen)開(kai)，而(er)兩(liang)者(zhe)的(de)地(di)線(xian)不(bu)要(yao)相(xiang)混(hun)，分(fen)別(bie)與(yu)電(dian)源(yuan)端(duan)地(di)線(xian)相(xiang)連(lian)。低(di)頻(pin)電(dian)路(lu)的(de)地(di)應(ying)盡(jin)量(liang)采(cai)用(yong)單(dan)點(dian)並(bing)聯(lian)接(jie)地(di)，實(shi)際(ji)布(bu)線(xian)有(you)困(kun)難(nan)時(shi)可(ke)部(bu)分(fen)串(chuan)聯(lian)後(hou)再(zai)並(bing)聯(lian)接(jie)地(di)；高頻電路宜采用多點串聯接地，地線應短而粗。高頻元件周圍盡量用柵格狀大麵積地箔，要盡量加大線性電路的接地麵積。

5 ． 接地線應盡量加粗。若接地線用很細的線條,則接地電位會隨電流的變化而變化,致使電子產品的定時信號電平不穩，抗噪聲性能降低。因此應將接地線盡量加粗
，使它能通過三倍於印刷電路板的允許電流。如有可能,接地線的寬度應大於3mm。

6 ． 接地線構成閉環路。 設計隻由數字電路組成的印刷電路板的地線係統時，將接地線做成閉路可以明顯地提高抗噪聲能力。 其原因在於：印刷電路板上有很多集成電路元件，尤其遇有耗電多的元件時
，因受接地線粗細的限製
，會在地線上產生較大的電位差,引起抗噪聲能力下降；若將接地線構成環路，則會縮小電位差值
，提高電子設備的抗噪聲能力。

四、結束語

電磁幹擾已成為線路設計所麵臨的主要問題之一
，PCB布線設計中的抗幹擾是一項實踐性非常強的技術工作。元件間的合理布局
、增大布線間距
、短線連接
、減少布線過程中的過孔設置

、降低連線的特性阻抗
、避免多頻率交調影響等是減少電磁幹擾的有效方法。良好的PCB設計可以大大提高係統的抗幹擾能力，從而提高係統可靠性。

技術中心每天會更新了大量技術內容和方案，可查看：
http://0-fzl.cn/art