中心議題：

• PCB板幹擾形成方式
• 提高PCB線路板抗幹擾措施

解決方案：

• 減小耦合回路
• 抑製幹擾源

1 引言

隨著科學技術的不斷發展，列車也向著高速發展，列車車載係統中逐步采用高速數字電路。在列車上有許多幹擾源
，包括各類變壓器、風機、受電弓、空氣壓縮機等產生的電磁幹擾，影響著列車內高速數字電路的正常工作。此外，為保證乘車環境和工作環境的舒適
，車上還配備有空調
、電熱器、tongfengjidenggeleidianqishebei，tamentongyangduiwaichanshengzhediancifushe，yingxiangdaogaosushuzidianludezhengchanggongzuo。yinci，zailiecheshangrucifuzadehuanjingzhong，ruhequebaogaosushuzixinhaodekekao
，jiangbiandeyouweizhongyao。zhexiewentiruguobuchulihaojiangdaozhixinhaoshizhen

，shixucuowu

，xitongbuwendingdengzhuduoqingkuang， 會帶來不可估計的損失。

為保證列車通信、控製等係統的正常運行， 設備的抗幹擾設計與功能設計同樣重要。在設計初必須考慮數字電路幹擾的抑製問題
， 否則很難達到高速數字電路抗幹擾要求。因此首先應當提高數字電路板的抗幹擾能力及減小電路輻射
， 避免在設計完成之後再去進行電路板的抗幹擾的補救措施。

2 幹擾形成方式

幹擾形成的三個基本方式: 幹擾源、耦合途徑、敏感源。下麵分別從這幾個方麵進行闡述。

2.1 PCB電路板幹擾耦合途徑
PCB 電(dian)路(lu)板(ban)上(shang)幹(gan)擾(rao)主(zhu)要(yao)有(you)共(gong)模(mo)幹(gan)擾(rao)和(he)差(cha)模(mo)幹(gan)擾(rao)。差(cha)模(mo)幹(gan)擾(rao)是(shi)由(you)信(xin)號(hao)回(hui)路(lu)產(chan)生(sheng)的(de)，共(gong)模(mo)幹(gan)擾(rao)是(shi)由(you)電(dian)纜(lan)上(shang)的(de)共(gong)模(mo)電(dian)流(liu)產(chan)生(sheng)。對(dui)於(yu)印(yin)製(zhi)電(dian)路(lu)板(ban)主(zhu)要(yao)指(zhi)其(qi)差(cha)模(mo)幹(gan)擾(rao)
，因(yin)為(wei)其(qi)差(cha)模(mo)幹(gan)擾(rao)的(de)頻(pin)率(lv)範(fan)圍(wei)為(wei)電(dian)路(lu)信(xin)號(hao)所(suo)占(zhan)有(you)的(de)整(zheng)個(ge)頻(pin)段(duan)，不(bu)僅(jin)能(neng)通(tong)過(guo)其(qi)導(dao)線(xian)耦(ou)合(he)到(dao)各(ge)敏(min)感(gan)源(yuan)器(qi)件(jian)，同(tong)時(shi)電(dian)流(liu)環(huan)還(hai)會(hui)耦(ou)合(he)進(jin)外(wai)部(bu)產(chan)生(sheng)的(de)各(ge)類(lei)幹(gan)擾(rao)，影(ying)響(xiang)正(zheng)常(chang)的(de)工(gong)作(zuo)係(xi)統(tong)。減(jian)小(xiao)差(cha)模(mo)幹(gan)擾(rao)的(de)主(zhu)要(yao)方(fang)法(fa)是(shi)布(bu)線(xian)時(shi)盡(jin)量(liang)減(jian)短(duan)走(zou)線(xian)長(chang)度(du)， 減小信號環路麵積。

2.2 PCB電路板上幹擾源產生方式
高速數字電路各類幹擾的主要產生原因是由電源自身固有噪聲頻率及外部線路上各類變化的di/dt、du/dt 產生，由於電路板上存在電源回路、信號回路
、高速信號回路及附屬在線路上的各類容性、ganxingfuzai

，yincidangxinhaochanshengtiaobianshidoujiangchanshengyigejianfengchongjixingchengzaosheng，erzhexiezaoshengjiangtongguogehuiludedianliuhuanyanluchuandao，yinciyingdangyizhidianyuanzishendeguyouzaoshengjigezhonggaosushuzitiaobianyinqidezaosheng。 抑(yi)製(zhi)電(dian)路(lu)自(zi)身(shen)或(huo)者(zhe)各(ge)類(lei)突(tu)變(bian)信(xin)號(hao)產(chan)生(sheng)的(de)噪(zao)聲(sheng)，最(zui)好(hao)的(de)抑(yi)製(zhi)方(fang)式(shi)就(jiu)是(shi)去(qu)耦(ou)和(he)濾(lv)波(bo)。這(zhe)樣(yang)既(ji)減(jian)少(shao)了(le)自(zi)身(shen)的(de)噪(zao)聲(sheng)也(ye)能(neng)夠(gou)吸(xi)收(shou)外(wai)部(bu)對(dui)其(qi)的(de)影(ying)響(xiang)，提(ti)高(gao)自(zi)身(shen)的(de)抗(kang)幹(gan)擾(rao)能(neng)力(li)。圖(tu)1 簡要說明在各個電路階段所產生的噪聲。

圖1 各個電路階段噪聲的產生

2.3 PCB電路板上的敏感源
對於高速數字信號敏感源主要是指容易受到外部幹擾的對象，例如:A/D、D/A 變換器，邏輯控製器


，單片機，晶振，數字IC，弱信號放大器等。這些器件的穩定性直接關係到電路板的係統工作的穩定性和工作精度，因此對於這些敏感源要做好相應的保護， 提高自身的抗幹擾能力。

3 提高PCB 線路板抗幹擾措施

3.1 減小耦合回路
減小耦合的主要方法是減小信號環路麵積， 其中主要應該解決地線
、電源、敏感信號源及板邊的環路麵積。

3.1.1 減小地線、電源耦合回路
地線阻抗是造成線路板上地線噪聲的主要原因
， 因此應該盡量減小地線阻抗

， 可以采取地平麵或網格地。

對於高速數字電路板應該采用多層板， 以減小環路麵積， 將中間層作為電源或地層
， 並且盡量保證電源與地相鄰的層間距盡量小;讓每一信號層都有一對應的地線層， 信號線與其地回路構成的環麵積要盡可能小， 環麵積越小

， 對外的幹擾越少。針對這一特點
， 在地平麵分割時， 要考慮到地平麵與重要信號走線的分布， 防止由於地平麵開槽等帶來的問題，信號線不能跨越地平麵和電源平麵分隔區， 防止形成大的地線回路。同時電源層應該比地線層內縮3 m m 左右的距離， 這樣將能夠抑製70% 以上的電源幹擾。如圖2 所示。

圖2 電源層比地線層內縮示意圖

[page]
3.1.2 減小敏感源信號的耦合回路
對於敏感信號例如: 周期性信號， 如時鍾信號、模擬信號
、地址總線的低位信號等產生幹擾較強， 也是設計高速數字電路的關鍵所在。印製板上關鍵信號布線應該按照從高到低的原則走線(排序方式:高到低 :模擬信號-複位信號-I2C- 時鍾信號- 讀寫信號- 高速
、射頻信號- 數據總線- 地址總線);關鍵信號布線盡量走內層;並要配小電容並聯進行濾波;信號層隻有通過地平麵隔離後的兩個層， 才可以平行走線; 信號線應盡可能使其互連線最短; 印製板上高頻連線的元件盡可能靠近走線短; 以減少高頻信號的分布參數和電磁幹擾， 這樣才能夠提高敏感信號源的抗幹擾能力。

3.1.3 減小線路板邊緣的耦合回路
印製電路板的板邊處理是否合理
， 決定著是否能夠更加有效地抑製信號的對外幹擾。為防止高速數字電路通過板邊對外幹擾， 應該嚴格控製其布線位置， 讓其盡量靠近印製板內部。高頻等幹擾較強信號線不應該走到板的邊緣
， 以防止無對應地層耦合回路， 產生信號對外的幹擾泄漏， 如圖3 所示:

圖3 線路板邊的耦合回路

3.2 抑製幹擾源
抑製幹擾源就是盡可能地減小幹擾源du/dt、di/dt產生的影響。減小幹擾源du/dt 主要通過在幹擾源兩端並聯電容
，增加去耦和濾波實現。減小幹擾源di/dt 主要通過在幹擾源中串聯電感或增加續流二極管來實現，例如:在繼電器中增加續流二極管，能夠消除斷開線圈時產生的反電動勢幹擾。

3.2.1 增加去耦電容
去qu耦ou電dian容rong是shi把ba輸shu出chu信xin號hao的de幹gan擾rao作zuo為wei濾lv除chu對dui象xiang。在zai芯xin片pian附fu加jia並bing聯lian去qu耦ou電dian容rong就jiu可ke以yi消xiao除chu電dian源yuan自zi激ji及ji抑yi製zhi電dian平ping變bian化hua的de衝chong擊ji
，能neng夠gou讓rang電dian源yuan噪zao聲sheng及ji電dian平ping變bian化hua的de衝chong擊ji以yi最zui短duan的de路lu徑jing回hui流liu到dao地di線xian
， zengjiakangganraonengli。weilehenhaodiyizhizaosheng，yingjinkenengweimeiyixinpianpeibeiquoudianrong
，bingqiequoudianrongjinliangkaojinxinpiandianyuanhediguanjiaobaifang。quoudianrongdequzhiyibanwei0.01-0.1uf
，可以按照C=1/F，既10MHZ 取0.1uf
，100MHZ 取0.01uf

，頻率越高，去耦電容取值應該越小。

3.2.2 電路濾波吸收
對於容易產生毛刺的突變信號應該采取相應的濾波形式， 抑製高速信號的突變產生的高頻毛刺。濾波的方法一般采用無源元件電容或電感配合電阻，利用其對電壓、電流的儲能特性達到濾波的目的。常采用RC 濾波電路，當電壓突然升高時，並聯電容C 能夠儲存能量
，而當電壓下降時釋放能量， 從而使負載濾波後電壓比較平滑， 減少高頻噪聲。但為了不影響正常的高頻信號波形，也不能取值太大
，盡量使用小電容。根據電路的總阻抗及高頻信號的帶寬、上升時間

、根據計算及經驗得出濾波電容C 的選擇大小參考下表1:係統工作頻率越高使用濾波電容取值應該越小。

表1 各種情況下濾波電容的選取

4 結束語

高速數字電路的抗幹擾設計的可靠性對整個電子、電氣設備的整體性能有著深遠的影響， 任何產品的可靠性應從設計的源頭抓起， 隻有切實把握印製電路的可靠性設計才能保證產品的可靠性

， 真正提升印製板的可靠性能。

通過各類圖示能夠看出按照方法改進後的高速數字印製電路板能夠減小自身產生的噪聲， 同時提高自身的抗幹擾能力。從研發成本的經濟考慮， 在設計初期考慮電路的抗幹擾問題將能夠節約大量重複設計費用。此方法在時代電氣公司技術中心內部推廣取得了很好的實踐效果， 提高單板一次性成功概率， 既節約設計成本， 也提高了設計效率。