中心議題：

• SRAM的基本簡介
• SRAM的主要規格與特點
• SRAM的結構與工作原理

解決方案：

• CPU與主存之間的高速緩存
• CPU內部的L1/L2或外部的L2高速緩存
• CPU外部擴充用的COAST高速緩存

SRAM是英文StaticRAM的縮寫，它是一種具有靜止存取功能的內存，不需要刷新電路即能保存它內部存儲的數據.
　　
基本簡介
　　
SRAM不需要刷新電路即能保存它內部存儲的數據。而DRAM(DynamicRandomAccessMemory)每隔一段時間，要刷新充電一次，否則內部的數據即會消失，因此SRAM具有較高的性能
，但是SRAM也有它的缺點，即它的集成度較低
，相同容量的DRAM內存可以設計為較小的體積，但是SRAM卻需要很大的體積，且功耗較大。所以在主板上SRAM存儲器要占用一部分麵積。
　　
主要規格
　　
一種是置於CPU與主存間的高速緩存
，它有兩種規格：一種是固定在主板上的高速緩存(CacheMemory);另一種是插在卡槽上的COAST(CacheOnAStick)擴充用的高速緩存，另外在CMOS芯片1468l8的電路裏，它的內部也有較小容量的128字節SRAM
，存儲我們所設置的配置數據。還有為了加速CPU內部數據的傳送
，自80486CPU起，在CPU的內部也設計有高速緩存，故在PentiumCPU就有所謂的L1Cache(一級高速緩存)和L2Cache(二級高速緩存)的名詞，一般L1Cache是內建在CPU的內部
，L2Cache是設計在CPU的外部，但是PentiumPro把L1和L2Cache同時設計在CPU的內部，故PentiumPro的體積較大。最新的PentiumII又把L2Cache移至CPU內核之外的黑盒子裏。SRAM顯然速度快，不需要刷新的操作，但是也有另外的缺點

，就是價格高
，體積大
，所以在主板上還不能作為用量較大的主存。
　　
基本特點
　　
現將它的特點歸納如下：
　　◎優點，速度快，不必配合內存刷新電路，可提高整體的工作效率。
　　◎缺點，集成度低，功耗較大
，相同的容量體積較大
，而且價格較高，少量用於關鍵性係統以提高效率。
　　◎SRAM使用的係統：
　　○CPU與主存之間的高速緩存。
　　○CPU內部的L1/L2或外部的L2高速緩存。
　　○CPU外部擴充用的COAST高速緩存。
　　○CMOS146818芯片(RT&CMOSSRAM)。
　　
主要用途
　　
SRAM主要用於二級高速緩存(Level2Cache)。它利用晶體管來存儲數據。與DRAM相比，SRAM的速度快，但在相同麵積中SRAM的容量要比其他類型的內存小。


SRAMSRAM的速度快但昂貴，一般用小容量的SRAM作為更高速CPU和較低速DRAM之間的緩存(cache).SRAM也有許多種，如AsyncSRAM(AsynchronousSRAM,異步SRAM)、SyncSRAM(SynchronousSRAM,同步SRAM)、PBSRAM(PipelinedBurstSRAM,流水式突發SRAM)，還有INTEL沒有公布細節的CSRAM等。[page]
　　
基本的SRAM的架構如圖1所示
，SRAM一般可分為五大部分:存儲單元陣列(corecellsarray)，行/列地址譯碼器(decode)，靈敏放大器(SenseAmplifier)
，控製電路(controlcircuit)，緩衝/驅動電路(FFIO)。SRAM是靜態存儲方式
，以雙穩態電路作為存儲單元
，SRAM不象DRAM一樣需要不斷刷新，而且工作速度較快，但由於存儲單元器件較多，集成度不太高，功耗也較大。
　　
工作原理



圖2六管單元電路圖SRAM的工作原理：
假設準備往圖2的6T存儲單元寫入“1”

，先將某一組地址值輸入到行、列譯碼器中，選中特定的單元，然後使寫使能信號WE有效，將要寫入的數據“1”通過寫入電路變成“1”和“0”後分別加到選中單元的兩條位線BL,BLB上，此時選中單元的WL=1，晶體管N0,N5打開

，把BL,BLB上的信號分別送到Q,QB點，從而使Q=1，QB=0
，這樣數據“1”就被鎖存在晶體管P2,P3,N3,N4構成的鎖存器中。寫入數據“0”的過程類似。
　　
SRAM的讀過程以讀“1”為例，通過譯碼器選中某列位線對BL,BLB進行預充電到電源電壓VDD
，預充電結束後，再通過行譯碼器選中某行，則某一存儲單元被選中，由於其中存放的是“1”，則WL=1、Q=1

、QB=0。晶體管N4
、N5導通，有電流經N4、N5到地
，從而使BLB電位下降
，BL、BLB間電位產生電壓差
，當電壓差達到一定值後打開靈敏度放大器，對電壓進行放大
，再送到輸出電路，讀出數據。
　　
結構原理
　　
SRAM(StaticRAM)
，即靜態RAM.它也由晶體管組成。接通代表1

，斷開表示0，並且狀態會保持到接收了一個改變信號為止。這些晶體管不需要刷新
，但停機或斷電時
，它們同DRAM一樣，會丟掉信息。SRAM的速度非常快
，通常能以20ns或更快的速度工作。一個DRAM存儲單元僅需一個晶體管和一個小電容.而每個SRAM單元需要四到六個晶體管和其他零件。所以，除了價格較貴外，SRAM芯片在外形上也較大
，與DRAM相比要占用更多的空間。由於外形和電氣上的差別，SRAM和DRAM是不能互換的。
　　
SRAM的高速和靜態特性使它們通常被用來作為Cache存儲器。計算機的主板上都有Cache插座。
　　


　
SRAM下圖所示的是一個SRAM的結構框圖。由上圖看出SRAM一般由五大部分組成，即存儲單元陣列、地址譯碼器(包括行譯碼器和列譯碼器)
、靈敏放火器、控製電路和緩衝/驅動電路。在圖中
，A0-Am-1為地址輸入端，CSB.WEB和OEB為控製端

，控製讀寫操作

，為低電平有效
，1100-11ON-1為數據輸入輸出端。存儲陣列中的每個存儲單元都與其它單元在行和列上共享電學連接，其中水平方向的連線稱為“字線”，而垂直方向的數據流入和流出存儲單元的連線稱為“位線”。通(tong)過(guo)輸(shu)入(ru)的(de)地(di)址(zhi)可(ke)選(xuan)擇(ze)特(te)定(ding)的(de)字(zi)線(xian)和(he)位(wei)線(xian)，字(zi)線(xian)和(he)位(wei)線(xian)的(de)交(jiao)叉(cha)處(chu)就(jiu)是(shi)被(bei)選(xuan)中(zhong)的(de)存(cun)儲(chu)單(dan)元(yuan)，每(mei)一(yi)個(ge)存(cun)儲(chu)單(dan)元(yuan)都(dou)是(shi)按(an)這(zhe)種(zhong)方(fang)法(fa)被(bei)唯(wei)一(yi)選(xuan)中(zhong)
，然(ran)後(hou)再(zai)對(dui)其(qi)進(jin)行(xing)讀(du)寫(xie)操(cao)作(zuo)。有(you)的(de)存(cun)儲(chu)器(qi)設(she)計(ji)成(cheng)多(duo)位(wei)數(shu)據(ju)如(ru)4位或8位等同時輸入和輸出，這樣的話，就會同時有4個或8個存儲單元按上述方法被選中進行讀寫操作。
　　
在SRAM中zhong，排pai成cheng矩ju陣zhen形xing式shi的de存cun儲chu單dan元yuan陣zhen列lie的de周zhou圍wei是shi譯yi碼ma器qi和he與yu外wai部bu信xin號hao的de接jie口kou電dian路lu。存cun儲chu單dan元yuan陣zhen列lie通tong常chang采cai用yong正zheng方fang形xing或huo矩ju陣zhen的de形xing式shi，以yi減jian少shao整zheng個ge芯xin片pian麵mian積ji並bing有you利li於yu數shu據ju的de存cun取qu。以yi一yi個ge存cun儲chu容rong量liang為wei4K位的SRAM為例，共需12條地址線來保證每一個存儲單元都能被選中(212=-4096)。如果存儲單元陣列被排列成隻包含一列的長條形，則需要一個12/4K位的譯碼器，但如果排列成包含64行和64列的正方形，這時則隻需一個6/64位的行譯碼器和一個6/64位的列譯碼器
，行、列譯碼器可分別排列在存儲單元陣列的兩邊，64行和64列共有4096個交叉點
，每一個點就對應一個存儲位。

因(yin)此(ci)，將(jiang)存(cun)儲(chu)單(dan)元(yuan)排(pai)列(lie)成(cheng)正(zheng)方(fang)形(xing)比(bi)排(pai)列(lie)成(cheng)一(yi)列(lie)的(de)長(chang)條(tiao)形(xing)要(yao)大(da)大(da)地(di)減(jian)少(shao)整(zheng)個(ge)芯(xin)片(pian)地(di)麵(mian)積(ji)。存(cun)儲(chu)單(dan)元(yuan)排(pai)列(lie)成(cheng)長(chang)條(tiao)形(xing)除(chu)了(le)形(xing)狀(zhuang)奇(qi)異(yi)和(he)麵(mian)積(ji)大(da)以(yi)外(wai)，還(hai)有(you)一(yi)個(ge)缺(que)點(dian)，那(na)就(jiu)是(shi)排(pai)在(zai)列(lie)的(de)上(shang)部(bu)的(de)存(cun)儲(chu)單(dan)元(yuan)與(yu)數(shu)據(ju)輸(shu)入(ru)/輸shu出chu端duan的de連lian線xian就jiu會hui變bian得de很hen長chang，特te別bie是shi對dui於yu容rong量liang比bi較jiao大da得de存cun儲chu器qi來lai說shuo，情qing況kuang就jiu更geng為wei嚴yan重zhong，而er連lian線xian的de延yan遲chi至zhi少shao是shi與yu它ta的de長chang度du成cheng線xian性xing關guan係xi，連lian線xian越yue長chang
，線xian上shang的de延yan遲chi就jiu越yue大da，所suo以yi就jiu會hui導dao致zhi讀du寫xie速su度du的de降jiang低di和he不bu同tong存cun儲chu單dan元yuan連lian線xian延yan遲chi的de不bu一yi致zhi性xing，這zhe些xie都dou是shi在zai設she計ji中zhong需xu要yao避bi免mian的de。