中心論題：

• 常見的係統時鍾源
• PLL合成器相對於晶振模塊的替代優勢
• 擁有競爭優勢的時鍾產生和時鍾分配解決方案
• 高性能PLL的發展趨勢

解決方案：

• 擴展的頻率範圍和更低的抖動噪聲，可作為晶體振蕩器的替代模塊
• 在替代同樣屬於矽器件的競爭性產品方麵，PLL時鍾器件也在往更高性能發展

zaisuoyoudianzixitongzhong，shizhongxiangdangyuxinzang，shizhongdexingnenghewendingxingzhijiejuedingzhezhenggexitongdexingneng。dianxingdexitongshixushizhongxinhaodechanshenghefenpeibaohanduozhonggongneng，ruzhendangqiyuan、轉換至標準邏輯電平的部件以及時鍾分配網絡。這些功能可以由元器件芯片組或高度集成的單封裝來完成，如圖1所示。

係統時鍾源需要可靠、精確的時序參考
，通常所用的就是晶體。本文將比較兩種主要的時鍾源——晶體振蕩器(XO，簡稱晶振)模塊和鎖相環(PLL)合成器
，並探討高性能PLL的發展趨勢。
 
                                                            
                                                                     圖1：安森美半導體提供的完整時鍾解決方案。

常見的係統時鍾源
現今非常複雜的係統設計可能需要分配多個邏輯標準和多個頻率的時鍾信號副本。某些板子也可能需要在幾個要求零延遲緩存和沿（上升下降沿斜率）調整緩存的元件之間有精確的沿和同步特性。時鍾的多個副本可能需要一個扇出緩存用於多路輸出分配。時鍾的倍頻器可能需要一個PLL合成器。所有這些要求可以結合在一個有挑戰性的時鍾樹型設計中。

對於晶振模塊和PLL合(he)成(cheng)器(qi)這(zhe)兩(liang)種(zhong)主(zhu)要(yao)的(de)係(xi)統(tong)時(shi)鍾(zhong)源(yuan)而(er)言(yan)
，它(ta)們(men)各(ge)有(you)其(qi)優(you)劣(lie)勢(shi)。典(dian)型(xing)的(de)係(xi)統(tong)晶(jing)振(zhen)時(shi)鍾(zhong)源(yuan)通(tong)常(chang)使(shi)用(yong)的(de)是(shi)石(shi)英(ying)晶(jing)體(ti)諧(xie)振(zhen)器(qi)，盡(jin)管(guan)這(zhe)種(zhong)分(fen)立(li)的(de)雙(shuang)器(qi)件(jian)解(jie)決(jue)方(fang)案(an)(由單獨的晶體和IC組成)是可被替代的。為使振蕩器工作，石英晶體必須處於動態信號環路中，由增益放大反向器補償晶振損耗、調tiao節jie相xiang位wei偏pian移yi並bing匹pi配pei阻zu抗kang。增zeng益yi放fang大da器qi也ye必bi須xu驅qu動dong信xin號hao到dao標biao準zhun邏luo輯ji輸shu出chu電dian平ping的de轉zhuan換huan
，以yi便bian係xi統tong時shi鍾zhong分fen配pei網wang絡luo使shi用yong
，且qie最zui終zhong由you時shi鍾zhong接jie收shou器qi使shi用yong。 圖2顯示的是典型的晶體振蕩器時鍾的結構示意圖。
 
                                                                        
                                                                              圖2：典型的晶體振蕩器時鍾。

從工作原理上講
，石英晶體振蕩器是利用石英晶體(二氧化矽的結晶體)的壓電效應製成的一種諧振器件。若在石英晶體的兩個電極上加一電場，晶片就會產生機械變形。反之
，若在晶片的兩 側ce施shi加jia機ji械xie壓ya力li
，則ze在zai晶jing片pian相xiang應ying的de方fang向xiang上shang將jiang產chan生sheng電dian場chang，這zhe種zhong物wu理li現xian象xiang稱cheng為wei壓ya電dian效xiao應ying。如ru果guo在zai晶jing片pian的de兩liang極ji上shang加jia交jiao變bian電dian壓ya
，晶jing片pian就jiu會hui產chan生sheng機ji械xie振zhen動dong，同tong時shi晶jing片pian的de機ji械xie振zhen動dong又you會hui產chan生sheng交jiao變bian電dian場chang。在zai一yi般ban情qing況kuang下xia，晶jing片pian機ji械xie振zhen動dong的de振zhen幅fu和he交jiao變bian電dian場chang的de振zhen幅fu非fei常chang微wei小xiao，但dan當dang外wai加jia交jiao變bian電dian壓ya的de頻pin率lv為wei某mou一yi特te定ding值zhi時shi，振zhen幅fu明ming顯xian加jia大da
，比bi其qi他ta頻pin率lv下xia的de振zhen 幅大得多，這種現象稱為壓電諧振。
晶體振蕩器的頻率精確性(針對特定數據表目標)一般表示以+/-PPM(每百萬零件)範圍偏差的均值。更精確的晶體振蕩器可能更昂貴，如更高頻晶體振蕩器。單獨的頻率精確度特性由有效位數和不確定性偏差範圍、單位以PPMbiaoshi。yougezhongjingquexinghejingdubutongdejingtizhendangqimokuai。jingtizhendangqidebianyuandoudonghuoxiangweizaoshengshijingquexinghejingdudedulicanshu。jingtizhendangqishizhongmokuaizongshizhongdoudongdedanweishipimiao(ps)，而相位噪聲僅當規定超過邊帶頻率範圍時有效。

對dui於yu晶jing體ti振zhen蕩dang器qi時shi鍾zhong而er言yan，它ta通tong常chang局ju限xian在zai一yi個ge頻pin率lv工gong作zuo，而er且qie經jing常chang隻zhi有you一yi個ge單dan端duan邏luo輯ji輸shu出chu引yin腳jiao或huo一yi個ge差cha分fen輸shu出chu對dui。振zhen蕩dang工gong作zuo可ke能neng在zai晶jing振zhen基ji本ben模mo式shi或huo諧xie振zhen超chao調tiao模mo式shi中zhong進jin行xing。

晶體振蕩器時鍾的優點包括結構簡單和噪聲低，以及可為客戶提供精確的定製頻率等方麵

；但另一方麵，它的缺點也比較明顯，例如其頻率僅由晶體決定，通常是特定晶體被製成客戶所需的振蕩器
，導到生產成本高、交jiao貨huo周zhou期qi較jiao長chang，不bu利li於yu客ke戶hu加jia快kuai產chan品pin上shang市shi時shi間jian
，而er且qie難nan以yi獲huo得de非fei標biao準zhun的de頻pin率lv。此ci外wai
，晶jing體ti振zhen蕩dang器qi也ye存cun在zai著zhe可ke靠kao性xing等deng方fang麵mian的de問wen題ti。在zai這zhe種zhong情qing況kuang下xia
，許xu多duo客ke戶hu多duo年nian來lai都dou在zai尋xun找zhao著zhe適shi合he的de晶jing體ti振zhen蕩dang器qi的de替ti代dai方fang案an。

與晶體振蕩器相比，PLL合成器是一種更為複雜的係統時鍾源。其中
，單從PLL來講，它通常由相頻檢測器(PFD)、電荷泵、低通濾波器 (LPF)和壓控振蕩器(VCO)等組成。而通用的PLL合成器時鍾產生器一般需要外部晶體以及放大反向器，並再通過完全集成的PLL和邏輯電路來完成。PLL合成器還可以實現其它更高的功能和特性，如晶體頻率倍頻、輸出相位校準、多個輸出副本和對輸出進行分頻等。圖3顯示 的是典型PLL合成器的結構示意圖。
 
                                                          
                                                                    圖3：典型的PLL合成器時鍾結構示意圖。

對於PLL合成器來說，先進的芯片電路集成讓PLL合成器提供寬泛的扇出功能

，用於時鍾信號副本的分配。如PLL合成器能提供20個差分輸出對，或運行到40個單端時鍾接收器。可選扇出使能功能

， 並可結合倍頻或分頻，得到獨立封裝中廣泛輸出的靈活性。

PLL合成器相對於晶振模塊的替代優勢
對於相同的時鍾應用而言，PLLhechengqishizhongkeshiyongjiaoweilianjiadedipinjingti，zhezhongjingtinenggougongzuozaibijingzhenmokuaigengdidexiebopinlv。tongchangpinlvyuegaodejingtidejiageyeyuegui
，bingqiekenengxuyaogengchangdejiaohuozhouqi。

此外
，采用單個PLL合成器IC即可替代係統中的多個晶振模塊
，這就無需扇出緩衝器或轉換器，從而帶來穩固的成本降低。相對於晶振模塊，PLL合成器能夠提供多個邏輯係列輸出等級、優化扇出板麵積
，並憑借使用更少的機械元件而提供了係統的可靠性。

總的來看
，在係統設計中采用PLL合he成cheng器qi，能neng夠gou獲huo得de具ju有you競jing爭zheng力li的de相xiang位wei噪zao聲sheng和he穩wen定ding性xing能neng，具ju有you更geng寬kuan的de頻pin率lv輸shu出chu範fan圍wei和he更geng高gao的de設she計ji靈ling活huo性xing

，能neng夠gou減jian少shao所suo用yong元yuan器qi件jian數shu量liang
，從cong而er減jian少shao物wu料liao清qing單dan(BOM)，降低係統總成本，並縮短產品的交貨周期。

擁有競爭優勢的時鍾產生和時鍾分配解決方案
在zai時shi序xu產chan品pin市shi場chang
，安an森sen美mei半ban導dao體ti擁yong有you寬kuan廣guang的de產chan品pin線xian
，並bing持chi續xu進jin行xing技ji術shu創chuang新xin和he產chan品pin陣zhen容rong拓tuo展zhan。以yi時shi鍾zhong分fen配pei器qi件jian為wei例li，安an森sen美mei半ban導dao體ti的de產chan品pin包bao括kuoECLinPSTM、ECLinPS MAXTM和GigaCommTM等係列。安森美半導體是射極耦合邏輯(ECL)產品的的市場和性能領先者，不僅曆史最為悠久(曆經超過25年的發展)，並且擁有最大的ECL產品陣容，超過競爭對手3bei。ciwai
，ansenmeibandaotiyongyoujijiadegongyijishu
，bingyongyouyejielingxiandeceshihepinggufangfa，baozhenglechanpindezhilianghekekaoxing。ansenmeibandaotigengchixujinxingchanpinchuangxinhexingnengtisheng。

例如
，安森美半導體近期針對計算機、數據存儲、網絡和消費應用中的差分時鍾HCSL輸出提供新的時鍾分配器件—— NB4N121K 和 NB4N111K。這兩款器件適合100
、133
、166、200
、266、333 和400 MHz等典型頻率，為內存模塊 (FBDIMM)頻率應用。這兩款器件采用先進CMOS 工藝技術製造，性能遠超競爭產品——產生僅 0.3 皮秒 (ps) 的相加相位抖動和不足100 ps的輸出至輸出skew。(每個差分對的最大傳輸延遲變異Δtpd為100 ps。)競爭性器件的典型抖動超過 1 ps時
，Skew遠高於 100 ps。因此，安森美半導體最新的 ECLinPS? 器件為係統設計人員提供更多的設計餘量。兩款器件的時鍾輸入引腳還內部整合了 50 歐姆 (Ω) 的片內端接 (ODT)

，減少元件數量和簡化電路板布線。

而在時鍾產生器件方麵
，安森美半導體的PureEdgeTM產品係列被證明是業內現有最佳的基於鎖相環(PLL)且具有低相位噪聲的時鍾產生技術。安森美半導體新的PureEdgeTM亞皮秒均方根(RMS)抖動PLL時鍾采用5 mm × 7 mm模塊配置

，與晶體振蕩器和壓控晶體振蕩器引腳兼容，不僅可作為昂貴的晶體振蕩器的替代解決方案，且比競爭對手的PLL產品具有更佳的性能和成本。從表1中可以看出安森美半導體的PLL合成器(晶體+PLL)在相位抖動性能上比晶振及同類的競爭器件擁有明顯的優勢。
 
 
                                                     
                                                               表1：不同競爭器件的抖動性能比較

高性能PLL的發展趨勢
如上所述，PLL合成器與傳統的晶體振蕩器相比擁有多種優勢。接下來，我們將結合安森美半導體近期推出的幾款高性能PLL時鍾器件

，探討高性能PLL的發展趨勢。

這其中很重要的趨勢就是擴展的頻率範圍和更低的抖動噪聲，可作為晶體振蕩器的替代模塊。例如，安森美半導體推出的NBXDBA012
、NBXDBA014和NXTBA015LN1TAG等幾款時鍾模塊均具有擴展的頻率範圍和極低的相位抖動。例如
，NBXDBA012是一款設計用於滿足當今3.3 V低壓正射極耦合邏輯(LVPECL)時鍾產生應用的雙頻率晶體振蕩器。這器件使用了高Q基本晶體和PLL時鍾乘法器，能夠提供可供選擇的106.25 MHz或212.5 MHz頻率
，並能提供超低抖動和相位噪聲的LVPECL差分輸出。它在12 kHz到20 MHz頻率的抖動和相位抖動僅為0.4 ps，適合1X和2X光纖信道(Fiber Channel)以及主總線適配器應用。NBXDBA014的一些重要參數與NBXDBA012相同，隻是它所提供的2個可供選擇的頻率分別為62.5 MHz和125 MHz。與NBXDBA012、NBXDBA014不同，NXTBA015LN1TAG是一款200/206 MHz PECL時鍾模塊，它的一項重要特性是具有可選擇的5%輸出頻率變化
，允許方便地調整係統時序裕量。它在200 MHz的均方根(RMS)相位抖動也為極低的0.4 ps。

在替代同樣屬於矽器件的競爭性產品方麵
，PLL時鍾器件也在往更高性能發展。例如，安森美半導體的NB3N3001和NB3N3011這兩款適合光纖信道和串行ATA(SATA)應用的高性能PLL時鍾產生器帶來優於競爭產品50%的相位抖動。其中，NB3N3001可產生106.25 MHz和212.5 MHz頻率，而NB3N3011可產生100 MHz和106.25 MHz頻率。這兩款器件具是備LVPECL差動輸出的3.3 V時鍾產生器，采用先進CMOS工藝
，在相位噪聲上的表現大幅超越競爭產品
，可以媲美昂貴的表麵聲波(SAW) 晶振器。其中，NB3N3001僅0.3 ps的相位抖動比起競爭產品的0.7 ps具有重要優勢

，為係統設計工程師寶貴的時序成本預算保留了更充裕的空間。這兩款器件的引腳排列與功能相同的競爭產品ICS843001與ICS843011完全兼容，可以直接替代代，從而為客戶帶來具備更佳性能和成本的另一選擇。
 
                                                    
                                                                      圖4：NB3N3001的簡化邏輯結構示意圖。

此外

，在HCSL時鍾產生器方麵，安森美半導體提供具有4種可供選擇頻率的高性能PLL器件，如NB3N3002和NB3N5573。這兩款器件能夠提供的輸出頻率均為25/100/125/200 MHz
，並都支持PCI Express (PCIe)和以太網要求。NB3N3002提供低於1 ps的相位抖動，而NB3N5573 與功能相競爭的器件ICS557-03引腳兼容，能夠替代這器件。在沒有采用擴頻功能下，NB3N5573提供更佳的抖動性能，使其在不需要同步狀態信息 (SSM)下更發揮價值。

而在晶體至HCSL/LVPECL時鍾產生器方麵，安森美半導體的NB3N3003和NB3N3004也都提供四種可供選擇的頻率，分別是100/133/166/200 MHz 和200/266/333/400 MHz。這兩款器件都可HCSL/LVPECL差分輸出，支持PCI Express和以太網要求，並支持擴頻(-0.5, -1.0, -1.5% @32 KHz)。

除了上述應用的高性能PLL時鍾器件
，安森美半導體還率先提供能在-45℃至85℃全工業溫度範圍操作的可編程PLL合成時鍾NB124XX/A。該係列是多用途合成時鍾源，它的內部VCO工作在200至400 MHz (12429)或400至800 MHz (12430/12439)的頻率範圍。通過無論是串行或是並行配置，VCO頻率能夠被設定和分頻，以提供PECL輸出所需的精細頻率間隔度。PLL環路濾波器已經完全集成，所以無需外部元件。它的應用市場包括服務器


、網絡以及通用應用。

除了NB124XX/A這種支持全工業溫度範圍的PLL合成時鍾，安森美半導體還推出一種可配置多協議時鍾產生器
，它支持的協議包括1/8光纖信道
、1/4光纖信道、HDTV、PCIe、OC3-OC48和XAUI等很多種協議，非常適合於多業務接入平台和多速率時鍾和數據恢複單元(CDR)應用。

此外

，針對手機、個人數字助理(PDA)等應用對時鍾器件在低功率、小封裝和更低電磁幹擾(EMI)等方麵的要求
，安森美半導體也提供相應的極低功率專用擴頻時鍾產生器，包括NB2XXXA係列的多款器件。這些器件具有專有的全數字調製技術，其EMI降低多達14 dBm，采用極小的3 mm × 3 mm 6引腳TSOP封裝，其共用占位麵積允許在調製和擴頻方麵進行變更，而不會導致布線改變。這係列器件適合於手機、PDA和打印機等應用。