【導讀】在上一篇文章中
，給出了一個針對柵極-源極電壓中產生的浪湧的抑製電路示例。本文將會通過示例來探討正電壓浪湧的對策和其效果。

本文的關鍵要點

・通過采取措施防止柵極－源極間電壓的正電壓浪湧
，來防止LS導通時的HS誤導通。

・具體方法取決於各電路中所示附加上的對策電路。

・如果柵極驅動IC沒有驅動米勒鉗位用MOSFET的控製功能，則很難通過米勒鉗位進行抑製。

・作為米勒鉗位的替代方案，可以通過增加誤導通抑製電容器來處理。

在上一篇文章中，給出了一個針對柵極-源極電壓中產生的浪湧的抑製電路示例。本文將會通過示例來探討正電壓浪湧的對策和其效果。

關於SiC功率元器件中柵極－源極間電壓產生的浪湧
，在之前發布的Tech Web基礎知識 SiC功率元器件 應用篇的“SiC MOSFET：橋式結構中柵極－源極間電壓的動作”中已進行了詳細說明。

正電壓浪湧對策

右圖顯示了同步升壓電路中LS導通時柵極－源極電壓的行為，該圖在之前的文章中也使用過。要想抑製事件（II）
，即HS（非開關側）的VGS的正浪湧，正如在上一篇文章的表格中所總結的，采用浪湧抑製電路的米勒鉗位用MOSFET Q2、或誤導通抑製電容器C1是很有效的方法（參見下麵的驗證電路）。

為了驗證抑製電路的效果，將抑製電路單獨安裝在SiC MOSFET（SCT3040KR）的驅動電路上並觀察了其波形。下麵是所用SiC MOSFET的外觀和主要規格，僅供參考。

以下電路為用來驗證的抑製電路，共四種：（a）無抑製電路
，（b）僅有米勒鉗位用的MOSFET（Q2）
，（c）僅有鉗位用的肖特基勢壘二極管D2、D3
、C2
，（d）僅有誤導通抑製電容器C1。通過“雙脈衝測試”確認了GS的浪湧電壓。

下麵是使用了各驗證電路的雙脈衝測試的波形。這是導通時的波形，從上到下依次顯示了開關側柵極－源極電壓（VGS_HS）、非開關側柵極－源極電壓（VGS_LS）、漏極－源極電壓（VDS）
、和漏極電流（ID）。同時，給出了前述的抑製電路（a）
、（b）
、（c）的波形，並將上一篇文章中的正電壓抑製電路（b）的波形作為“（e）”一並列出。（e）的電路是配備了前述（b）～（d）所有抑製電路的電路。

從上麵的波形圖中可以明顯看出，在沒有對策電路的（a）和隻有鉗位SBD的（c）中
，可以看到結果是未能抑製正浪湧電壓，VGS_LS波形隆起，並顯著超過了柵極導通閾值

，ID也比其他電路大。也就是說
，非開關側的MOSFET（在本例中為LS）發生了誤導通。

要想防止這種誤動作，配備有米勒鉗位電路的對策電路 （b） 是必不可少的措施。而實際安裝米勒鉗位電路時，需要能夠驅動米勒鉗位用MOSFET的控製信號。該信號需要在監控VGS電壓的同時控製驅動時序，一般情況下
，很多驅動IC都具有該功能，但如果使用不具有該控製功能的驅動IC，則很難實現這種對策電路。

在這種情況下

，如驗證電路（d）所示，可以在MOSFET的柵極－源極間連接誤導通抑製電容器C1，作為浪湧對策電路。連接了誤導通抑製電容器C1時的導通波形如下圖所示。波形（a）是沒有C1的波形，波形（b）、（c）和（d）是有C1、C1分別為2.2nF、3.3nF和4.7nF時的波形。從圖中可以看出，與沒有C1的（a）相比

，在具有C1的（b）、（c）和（d）中，VGS_LS的波形隆起更小，ID的導通浪湧也更小。

但是，從ID的波形中也可以看出，當連接了誤導通抑製電容器C1時，導通動作會根據其電容量而減慢，從而會導致開關損耗增加。因此
，C1的容值應該選用所需要盡量小的值。在此次的評估中
，波形（b）所示的2.2nF可以說是正合適的。

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

派恩傑SiC驅動設計新探索：如何避免誤開通

？

理想開關自身會帶來挑戰

如何快速了解預采購的電源器件性能？

小巧而優雅的電路設計

將ICT和FCT優勢結合在單個測試適配器中