在聲納陣列、加速度計
、振動分析等許多應用中，將會監測到目標信號帶寬以外的信號，這些信號稱為幹擾源。對於信號鏈設計人員來說
，關鍵挑戰在於
，ADC采樣會導致這些幹擾源混疊進入目標信號帶寬（帶內）
，zaochengxingnengxiajiang。chucizhiwai，zaishengnadengyingyongzhong
，daineihundiedeganraoyuankenenghuibeiwujieweishuruxinhao
，daozhiduishengnazhouweiwutidewupan。erhundieyizhijiejuefanganzhengshizaochengchuantongADC信號鏈設計極其複雜的原因之一。CTSD ADC本身具有混疊抑製特性，這一獨特特性帶來了一種新的簡化解決方案。在探討這種突破性解決方案之前，我們先了解一下混疊概念。

 

回顧奈奎斯特采樣準則

 

weilelijiehundiedegainian
，rangwomenkuaisuhuiguyixianaikuisitecaiyangzhunze。womenkeyizaishiyuhuopinyuzhongfenxixinhao。zaishiyuzhong，duimonixinhaodecaiyangketongguoshuxuefangshibiaoshiweixinhaochengfayunsuan，liru
，x(t)表示脈衝序列δ(t)，其時長為T_s。

 

圖1.采樣過程的時域表示。

 

同樣，在頻域中，采樣輸出可以用傅裏葉級數表示為：

 

 

通過公式1可以看出，如果將頻率軸展開，將會在每一個采樣頻率f_s的整數倍位置形成輸入信號的圖像。

 

圖2.以不同的采樣頻率采樣後的X(f)表示

 

公式1顯示，在頻率f = n × f_s - f_IN時，其中n = 0
、±1
、±2......，信號內容X(f) 將在采樣後出現在fIN位置，與圖2中的欠采樣場景相似
，該圖顯示了各種條件下的采樣現象。

 

 

圖3.(A)根據采樣準則來理解混疊和(b)使用抗混疊濾波器來衰減混疊頻率。

 

總之
，奈奎斯特準則指出，任何大於采樣頻率一半的信號會被折疊或反射回低於f_s/2的頻率
，並且可能會落入目標頻段內。

 

假設ADC在頻率f_s下采樣，而係統中有兩個帶外信號音/幹擾源，分別是ADC輸入端的f₁和f₂，如圖3所示。根據奈奎斯特準則，我們可以推斷，由於信號音f₁的頻率小於f_s/2，所以采樣後其頻率保持不變。當信號音f₂的頻率大於f_s/2時
，它會在目標頻段f_{bw_in}中產生混疊

，並降低ADC在該區域的性能
，如圖3a所示。

 

此理論也適用於f_s/2以上的噪聲，它也可以折疊並出現在帶內，會增加帶內的本底噪聲並降低性能。

 

現有的混疊抑製解決方案

 

為了避免這種由帶外(OOB)信號音或噪聲折疊導致的性能下降，可以使用一種簡單的解決方案，即通過ADC采樣之前，使用低通濾波器對超過f_s/2的信號內容實施衰減，該濾波器稱為抗混疊濾波器(AAF)。圖3b顯示了一個簡單AAF的傳遞函數，以及頻率f₂處的衰減-混疊信號音在帶內折疊之前的狀態。這種AAF的主要特性參數是濾波器的階數和–3 dB轉角頻率。它們由通帶平坦度、特定頻率（如采樣頻率）所需的絕對衰減，以及輸入帶寬（也稱為過渡帶）以外所需的衰減斜率決定。一些常見的濾波器架構包括巴特沃茲、切比雪夫、貝塞爾和Sallen-Key，可以使用無源RC和運算放大器來實現。 濾波器設計工具 可用於幫助信號鏈設計人員根據給定的架構和要求進行AAF設計。

 

讓rang我wo們men以yi一yi個ge應ying用yong示shi例li來lai了le解jie抗kang混hun疊die濾lv波bo器qi的de要yao求qiu。在zai潛qian艇ting係xi統tong中zhong
，聲sheng納na傳chuan感gan器qi發fa射she聲sheng波bo並bing分fen析xi水shui下xia回hui聲sheng，以yi估gu計ji周zhou圍wei物wu體ti的de位wei置zhi和he距ju離li。該gai傳chuan感gan器qi的de輸shu入ru帶dai寬kuan為wei100 kHz，係統將在ADC輸入端檢測到的幅度>–85 dB的信號音作為有效的回聲源。所以，來自帶外的任何幹擾都需要由ADC衰減至少–85 dB，以免被聲納係統檢測為輸入。在下一節中
，我們將針對這些要求構建並比較不同ADC架構的混疊抑製解決方案。

 

在傳統ADC架構中，如逐次逼近寄存器(SAR)和離散時間Σ-Δ (DTSD) ADC
，采樣電路位於ADC的模擬輸入端，這表明需要在ADC輸入之前使用AAF
，如圖3b所示。

 

SAR/奈奎斯特采樣ADC的AAF要求

 

SAR ADC的采樣頻率一般設置為模擬輸入頻率(f_IN)的2倍或4倍。這種ADC的AAF需要在頻率f_IN外有一個窄過渡帶
，這意味著需要一個高階濾波器。從圖4可以看出
，采樣頻率約1 MHz的SAR ADC需要使用五階巴特沃茲濾波器才能在大於100 kHz的頻率下實現–85 dB抑製。對於濾波器實現方案，隨著濾波器的階數增加
，所需的無源和運算放大器數量也會增加。這意味著
，SAR ADC的AAF在信號鏈設計中需要大量的功耗和麵積預算。

 

DTSD ADC的AAF要求

 

Σ-Δ ADC是過采樣ADC，其中采樣頻率遠高於模擬輸入頻率。AAF設計中要考慮的混疊區域為f_s ± f_IN。濾波器的過渡帶則要求從f_IN至極高的f_s。與SAR ADC AAF相比
，這個過渡帶更寬
，說明所需的AAF階數也更低。從圖4可以看出，對於采樣頻率為6 MHz的DTSD ADC，如需在約f_s – 100 kHz左右的頻率下獲得–85 dB混疊抑製
，一般需要使用一個二階AAF。

 

在實際應用中，頻帶內的任何位置都可能存在幹擾或噪聲
，並不止限於采樣頻率f_s附近。任何低於fs/2的頻率信號音（如圖3中頻率f1下的信號音）都不會出現在帶內
，從而不會降低ADC性能。雖然AAF可以對信號音f1進行一定程度的衰減，但它仍會存在於ADC輸出中

，屬於外部數字控製器必須處理的多餘信息。這種信號音是否可以進一步衰減，使其不再出現在ADC輸出中？一種解決方案是使用在頻率f_IN外具有窄過渡帶的AAF，但這會增加濾波器設計的複雜性。另一種解決方案是：使用∑-∆調製器環路中的片內數字濾波器。

 

圖4.AAF的複雜性
、ADC架構和目標頻段。

 

圖5.前端具有AAF、後端具有數字濾波器的DTSD ADC的STF。

 

∑-∆調製器環路的數字濾波器

 

在Σ-Δ ADC中，由於過采樣和噪聲整形
，調製器輸出中包含大量冗餘信息，因此需要外部數字控製器進行大量處理。如果對調製器數據進行平均、濾波，並以較低的輸出數據率(ODR)（通常為2 × f_IN）提供，就可以避免這種冗餘信息處理。利用抽取濾波器可以將采樣速率從f_s轉換為所需的較低ODR。關於使用數字濾波器實現采樣速率轉換

，我們將在以後的文章裏說明，這裏的關鍵點是離散時間Σ-Δ調製器通常與片內數字濾波器配合使用。前端具有模擬濾波器、後端具有數字濾波器的調製器的組合信號幹擾傳遞函數(TF)如圖5所示。

 

綜上所述，DTSD ADC的AAF是基於混疊區域f_s周圍的信號音所需的衰減而設計的。非混疊區域（例如f₁）中的信號音則完全由片內數字濾波器進行衰減。

 

後端數字濾波器和前端模擬濾波器

 

SAR ADC要求AAF具有窄過渡帶，而Σ-Δ ADC則要求數字濾波器具有窄過渡帶。數字濾波器功耗低，易於集成到片內。此外，對數字濾波器的階數、帶寬和過渡帶進行編程要比模擬濾波器簡單的多。

 

過采樣的優點在於：它允許在後端組合使用寬過渡帶模擬濾波器和窄過渡帶數字濾波器，以提供功耗、尺寸和抗幹擾性能都更優越的解決方案。

 

使用DTSD ADC之後
，雖然AAF要求有所放鬆，但增加了設計複雜性，以滿足每次采樣之後的建立時間要求，從而避免信號鏈性能下降。信號鏈設計人員麵臨的挑戰是：對AAF進行微調，在混疊抑製需求和輸出穩定需求之間尋求平衡。

 

新型精密CTSD ADC無需進行前端模擬濾波器設計，從而簡化了信號鏈設計。

 

CTSD ADC的固有混疊抑製

 

本係列文章的 第二部分 介紹由閉環電阻反相放大器構建的一階CTSD調製器
，如圖6所示。CTSD調製器遵循與DTSD調tiao製zhi器qi等deng效xiao產chan品pin相xiang同tong的de過guo采cai樣yang和he噪zao聲sheng整zheng形xing概gai念nian，以yi達da到dao預yu期qi性xing能neng
，並bing且qie具ju有you電dian阻zu輸shu入ru而er不bu是shi開kai關guan電dian容rong輸shu入ru。調tiao製zhi器qi構gou建jian模mo塊kuai包bao括kuo一yi個ge連lian續xu時shi間jian積ji分fen器qi
，後hou接jie一yi個ge量liang化hua器qi
，用yong於yu對dui積ji分fen器qi輸shu出chu采cai樣yang和he數shu字zi化hua處chu理li，以yi及ji一yi個ge反fan饋kuiDAC，用於閉合輸入環路。量化器輸入端的任何噪聲都是通過積分器的增益傳遞函數整形的噪聲。

 

圖6.(a) CTSD調製器環路的構建模塊和(b)用於數學分析的簡化框圖。

 

根據 第2部分的信息
，可以使用以下數學模型繪製CTSD調製器環路的簡化框圖：

 

●     積分器傳遞函數一般稱為H(f)，也稱為環路濾波器。對於一階積分器，H(f) = 1/2πRC。

●     ADC的功能是采樣和量化。因此
，用於分析的簡化ADC模型使用一個采樣器後接一個加性量化噪聲源。

●     DAC是shi一yi個ge在zai當dang前qian時shi鍾zhong周zhou期qi內nei用yong一yi個ge常chang數shu乘cheng以yi輸shu入ru的de模mo塊kuai。所suo以yi，它ta是shi一yi個ge在zai采cai樣yang時shi鍾zhong周zhou期qi內nei具ju有you恒heng定ding脈mai衝chong響xiang應ying，在zai餘yu下xia的de時shi間jian裏li脈mai衝chong響xiang應ying為wei0的模塊。

 

這些簡化模型的等效框圖如圖6b所示，可廣泛用於∑-∆性能分析。從V_IN至V_OUT的傳遞函數稱為信號TF (STF)，從Q_e到輸出的函數則稱為噪聲TF (NTF)。

 

對於CTSD調製器環路固有的混疊抑製特性
，一個合理的解釋是：采樣不是直接發生在調製器的輸入端
，而是發生在環路濾波器H(f)之後，如圖6a所示。為了解整體情況
，將使用不含采樣器的線性模型來理解該概念

，並將分析範圍擴大到涵蓋帶有采樣器的環路。

 

第1步：使用線性模型實施STF和NTF分析
 

為了簡化分析將采樣器忽略之後，線性模式應如圖7所示。此環路的STF和NTF可以表示為

 

 

根據公式3，STF可改寫為

 

 

目標頻率帶寬為低頻率
，用數學方法可以表示為f→0，高頻率可以表示為f→∞。STF和NTF的幅度（單位：dB）為頻率的函數，如圖7所示。

  

圖7.(a)用於簡化分析的線性模型，(b) STF(f) = H(f) × NTF(f)。

 

圖8.(a) 一個CTSD調製器環路框圖
，輸入 = 0 V，(b) 調製器環路的NTF。

 

圖9.重新布局調製器環路，以顯示其固有的混疊抑製特性。

 

NTF類似於高通濾波器
，STF類似於低通濾波器，在目標頻段內具有平坦的0 dB幅度，在高頻率下的衰減與AAF TF相當。從數學角度來看
，信號通過具有高增益的低通濾波器配置H(f)，然後由NTF環路處理。現在，在理解了NTF框圖之後

，可以進一步深化了解帶有采樣器的環路。

 

第2步：NTF的框圖

 

當輸入V_IN設置為0 V時
，調製器環路框圖可以如圖8a所示重新排列，用於表示NTF。環路中包含采樣器時，NTF響應與線性模型類似，但在fs的倍數位置都會顯示複製圖像
，如圖8b所示。

 

第3步：重新布局調製器環路，以直觀顯示前置濾波操作

 

如果將環路濾波器H(f)和調製器環路的采樣器移動到輸入端，且反饋如圖9所示，那麼輸入到輸出的傳遞函數不會發生改變。重新布局後的框圖右側表示NTF。

 

與第1步中的線性模型類似
，在采樣等效係統中
，輸入信號經過高增益H(f)，然後通過NTF環路進行采樣和處理。信號通過環路濾波器之後的橫向部分，會在進行采樣之前，構成低通濾波器配置。這種配置導致產生CTSD調製器的固有混疊抑製。因此，CTSD調製器環路的STF如圖9所示。

 

第4步：使用一個數字濾波器完成STF

 

為了減少多餘的高頻信息
，CTSD調製器與片內數字抽取濾波器配合使用，組合混疊抑製TF如圖10所示。fs附近的混疊利用CTSD的固有混疊抑製特性進行衰減
，中間幹擾源則由數字濾波器衰減。

 

圖4比較了SAR ADC
、DTSD ADC和CTSD ADC在采樣頻率和輸入信號帶寬下實現–80 dB混疊抑製時所需的AAF階數。使用SAR ADC時
，AFF的階數最高
，所以複雜性也最高，CTSD ADC則不需要使用外部AAF
，因為其設計本身具有混疊抑製性能。

 

利用CTSD架構實現信號鏈的優勢

 

在聲納波束成型和振動分析等某些多通道應用中，通道間的相位信息非常重要。例如，通道間的相位需要精確匹配
，在20 kHz時達到0.05°的精度。

 

對於傳統的ADC信號鏈，AAF設計中采用無源RC和(he)運(yun)算(suan)放(fang)大(da)器(qi)。濾(lv)波(bo)器(qi)會(hui)導(dao)致(zhi)帶(dai)內(nei)出(chu)現(xian)一(yi)定(ding)的(de)幅(fu)度(du)和(he)相(xiang)位(wei)下(xia)降(jiang)，下(xia)降(jiang)比(bi)例(li)為(wei)轉(zhuan)角(jiao)頻(pin)率(lv)的(de)函(han)數(shu)。為(wei)了(le)實(shi)現(xian)良(liang)好(hao)的(de)通(tong)道(dao)間(jian)相(xiang)位(wei)匹(pi)配(pei)，所(suo)有(you)通(tong)道(dao)需(xu)要(yao)具(ju)有(you)相(xiang)同(tong)的(de)下(xia)降(jiang)幅(fu)度(du)，這(zhe)表(biao)明(ming)需(xu)要(yao)對(dui)每(mei)個(ge)通(tong)道(dao)的(de)濾(lv)波(bo)器(qi)轉(zhuan)角(jiao)頻(pin)率(lv)進(jin)行(xing)精(jing)細(xi)控(kong)製(zhi)和(he)匹(pi)配(pei)。設(she)計(ji)用(yong)於(yu)在(zai)16 MHz（采樣頻率）以及160 kHz f3dB（輸入帶寬）下實現–80 dB抑製的二階巴特沃茲濾波器，在20 kHz時可能存在±0.15°的相位失配，且誤差公差可能低至RC絕對值的1%。可用的較小誤差容限RC無源器件有限，且會增加物料成本(BOM)。

 

由於CTSD ADC信號鏈中無需使用AAF，因此在目標頻段內自然可以實現通道間幅度和相位匹配。相位失配受到模擬調製器環路設計的片內失配限製，在20 kHz時可低至±0.02°。

 

圖10.帶有後端數字濾波器的CTSD調製器環路。

 

測量和量化固有混疊抑製

 

AD4134是一款基於CTSD ADC架構的精密ADC，其數據手冊中介紹了用於測量混疊抑製的新功能檢查。對ADC的模擬輸入信號頻率進行掃描，並通過測量測試頻率信號音相對於所用信號音的折疊幅度（如果有）來計算每個帶外輸入信號的影響。

 

圖11顯示性能帶寬為160 kHz、采樣頻率為24 MHz時，AD4134對帶外頻率的混疊抑製性能。對於23.84 MHz (fs – 160 kHz)頻率，混疊抑製為–85 dB，這是ADC的混疊抑製技術規格。從圖中還可以看出
，對於其他中間頻率，混疊抑製高於–100 dB。有關固有混疊抑製的更多詳情，以及可進一步提高這種抑製性能的選項，請參見AD4134數據手冊。

 

圖11.混疊抑製與帶外頻率。

 

我們在本文中所闡述的CTSD ADC概念有助於信號鏈設計人員了解此架構的電阻輸入、電阻基準和固有混疊抑製特性。一個易於驅動的輸入和基準電壓源，以及CTSD ADC信號鏈中無需AAF設計，這些共同造就了適合各種應用的新型簡化ADC前端設計。請閱讀本係列文章的下一部分，了解有關這些簡化的精密信號鏈設計的更多信息！

 

參考電路

 

抗混疊濾波器設計工具

 

濾波器設計教程

 

Kawle, Abhilasha and Wasim Shaikh。 “CTSD精密ADC — 第1部分：如何改進精密ADC信號鏈設計時間。” 模擬對話，第55卷第1期，2021年2月。

 

Kawle, Abhilasha。 “CTSD精密ADC — 第2部分：為信號鏈設計人員介紹CTSD架構。” 模擬對話，第55卷第1期，2021年3月。

 

Kester, Walt。“MT-002：奈奎斯特準則對數據采樣係統設計有何意義。”ADI公司，2009年。

 

 

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

 

推薦閱讀：