1 晶振介紹

 

石(shi)英(ying)晶(jing)振(zhen)是(shi)石(shi)英(ying)晶(jing)體(ti)諧(xie)振(zhen)器(qi)和(he)石(shi)英(ying)晶(jing)體(ti)時(shi)鍾(zhong)振(zhen)蕩(dang)器(qi)的(de)統(tong)稱(cheng)，它(ta)是(shi)一(yi)種(zhong)用(yong)於(yu)穩(wen)定(ding)頻(pin)率(lv)和(he)選(xuan)擇(ze)頻(pin)率(lv)的(de)電(dian)子(zi)元(yuan)件(jian)
，可(ke)分(fen)無(wu)源(yuan)晶(jing)振(zhen)和(he)有(you)源(yuan)晶(jing)振(zhen)兩(liang)種(zhong)類(lei)型(xing)。

 

（1） 無源晶振為Crystal（晶體）

　　

其qi必bi須xu借jie助zhu外wai部bu的de有you源yuan激ji勵li和he振zhen蕩dang電dian路lu才cai能neng起qi振zhen，振zhen蕩dang頻pin率lv主zhu要yao取qu決jue於yu晶jing體ti的de切qie割ge方fang式shi，外wai部bu振zhen蕩dang電dian路lu也ye部bu分fen影ying響xiang著zhe振zhen蕩dang頻pin率lv的de精jing度du。振zhen蕩dang電dian路lu中zhong包bao含han兩liang個geTrim電容，由於電容的精度一般比較低，因此即便是完全相同的電路圖
，振蕩頻率的頻偏也可能存在一定的差別。

 

（2） 有源晶振Oscollator（振蕩器）

　　

它是將振蕩電路和晶體集成在一個封裝內，加電即可輸出時鍾信號
，頻率精度較高，價格也略高。

 

2 常用的晶振的技術指標

 

（1） 基準頻率：晶振在完全理想條件下的振蕩頻率。

 

（2） 工作電壓：晶(jing)振(zhen)的(de)工(gong)作(zuo)需(xu)要(yao)外(wai)部(bu)提(ti)供(gong)一(yi)定(ding)的(de)電(dian)源(yuan)電(dian)壓(ya)，晶(jing)振(zhen)輸(shu)出(chu)的(de)時(shi)鍾(zhong)信(xin)號(hao)上(shang)的(de)噪(zao)聲(sheng)與(yu)電(dian)源(yuan)再(zai)說(shuo)緊(jin)密(mi)相(xiang)關(guan)，因(yin)此(ci)在(zai)晶(jing)振(zhen)器(qi)件(jian)資(zi)料(liao)上(shang)，對(dui)電(dian)源(yuan)的(de)質(zhi)量(liang)有(you)一(yi)定(ding)的(de)要(yao)求(qiu)。

 

（3） 輸出電平：晶振與晶體相比
，最為突出的一點就是隻要上電

，就直接輸出時鍾信號。時鍾信號的電平也多種多樣，支持的電平主要包括：TTL
、CMOS、HCMOS
、LVCOMS
、LVPECL、LVDS等。在選型中，應根據所需時鍾電平的種類選擇相應的晶振。

 

（4） 工作溫度範圍：根據環境溫度要求的不同，應選擇對應的工作溫度範圍。

 

（5） 頻率精度：對應不同的工作溫度範圍，可選擇不同的頻率精度。以±15ppm@-20~70℃為例，其含義是，在-20~70℃溫度範圍內
，該晶振輸出頻率相對基準頻率的偏差不會超過15ppm。該參數是晶振的重要參數
，包含了由於溫度變化、電源電壓波動
、負載變化等因素引起的頻率偏差。

 

（6） 老化度：在恒定的外接條件下測量晶振頻率
，頻率精度與時間之間的關係。

 

（7） 啟動時間：從上電到晶振輸出頻率的偏差達到規定的頻率精度所需要的時間。

 

（8） 時鍾抖動(Jitter)：在後麵內容詳細介紹。

 

（9） 相位噪聲：在後麵內容詳細介紹。

 

3 有源晶振的類型包括以下幾類

 

（1） 普通封裝晶體振蕩器(SPXO)

 

它無溫度補償功能，也無電壓控製功能，其頻率特性完全取決於晶體以及外部振蕩電路。標準頻率為1~100MHz
，頻率精度最高可達±10ppm。由於SPXO不包含任何頻率補償功能，因此是晶振中精度最差的一個種類，價格低廉，通常作為微處理器的時鍾器件。在PCB布局時
，SPXO器件應遠離發熱源。

 

（2） 壓控式晶體振蕩器(VCXO)

 

VCXO是通過外部施加控製電壓時振蕩頻率可調的晶體振蕩器。它的特點：輸出頻率可以通過輸入電壓控製，一般控製範圍為±50~±200ppm。工作原理：通過改變外加調整電壓的大小
，能改變容性負載CL的值，從而實現頻率的調整。由於VCXO的具有振蕩頻率可調整的特點，所以用頻率—溫度穩定度來定義環境溫度變化對頻偏的影響。由於VCXO不具備溫度補償功能，因此在PCB布局時，VCXO器件應遠離發熱源。VCXO除了電源電源外，還需要控製電壓
，以調整輸出頻率
，當控製電壓調整為中央電壓時，VCXO輸出標稱的基準頻率。VCXO常用在鎖相環電路中。

 

（3） 溫度補償晶體振蕩器(TCXO)

 

TCXO是利用附件的溫度補償電路以減少環境溫度對振蕩頻率的影響，其特點是頻率精度遠遠高於SPXO和VCXO。工作原理：利li用yong熱re敏min電dian阻zu的de溫wen度du敏min感gan性xing
，當dang溫wen度du變bian化hua時shi，熱re敏min電dian阻zu的de阻zu值zhi和he容rong性xing負fu載zai同tong時shi發fa生sheng變bian化hua，而er容rong性xing負fu載zai的de變bian化hua會hui改gai變bian振zhen蕩dang頻pin率lv，從cong而er實shi現xian對dui振zhen蕩dang頻pin率lv的de修xiu正zheng。

 

（4） 恒溫晶體振蕩器(OCXO)

 

將晶體和振蕩電路置於恒溫箱中
，以消除環境溫度變化對頻率的影響。頻率精度為10-10~10-8量級。頻率穩定度在四種類型振蕩器中最高。

 

不同的特性決定了四種類型晶振的應用場合：如果需要設備即開即用，需選用SPXO、VCXO和TCXO。OCXO晶振需要一定的穩定時間。如果要求時鍾信號較高的穩定度，推薦使用TCXO和OCXO。

 

4 時鍾抖動與相位噪聲

 

數字信號的各個有效邊沿相對於其理想位置都存在一定的偏離，對於其中的短期性偏離（頻率在10Hz以上的偏離）
，使用時鍾抖動和相位噪聲參數來定義；對於其中的長期性偏離（頻率在10Hz以內的偏離），使用漂移來定義。其中漂移容易被CDR（Clock Data Recovery
，時鍾數據恢複電路）等模塊濾除。時鍾信號的質量通常用抖動和相位噪聲來描述。時鍾抖動和相位噪聲的區別在於：時鍾抖動是時域的概念；相位噪聲是頻域的概念。時鍾抖動通常分為時間間隔誤差（Time Interval Error，簡稱TIE）、周期抖動和相鄰周期抖動。以下重點討論周期抖動和相位噪聲的關係。

　　

1
、時鍾抖動

 

周期抖動（JPER）是實測周期與理想周期之間的時間差。由於具有隨機分布的特點，可以用峰-峰值或均方根(RMS)描述。首先定義門限VTH的時鍾上升沿位於時域的TPER(n)，其中n是一個時域係統，如圖1所示。JPER表示為：

 

 

其中T0是理想時鍾周期。由於時鍾頻率固定
，隨機抖動JPER的均值應該為零，JPER的RMS可表示為：

 

圖1 周期抖動測量

 

利用示波器的邊沿觸發和餘輝功能，可以粗略的測量信號的抖動。使用該方法的測量並不具有實際意義。原因：（1）隨著測量時間的增加，測得的抖動值將不斷增加，即利用這種測量方法，無法得到確定的抖動值；（2）即使能得到確定的抖動值，這樣的值對電路設計也沒有任何指導意義
，隻能粗略判斷所使用的晶振的抖動情況。

　　

2

、相位噪聲

　　

相位噪聲：在頻域上

，數據偏移量用相位噪聲來定義。如圖2所示為典型的相位噪聲曲線圖。橫軸代表頻率
，單位是Hz，縱軸代表功率譜密度，單位是dBc/Hz。

 

對於頻率為f0的時鍾信號而言
，如果信號上不含抖動
，則信號的所有功率應集中在頻率點f0處(chu)，由(you)於(yu)任(ren)何(he)信(xin)號(hao)都(dou)存(cun)在(zai)抖(dou)動(dong)，這(zhe)些(xie)抖(dou)動(dong)有(you)些(xie)是(shi)隨(sui)機(ji)的(de)，有(you)些(xie)是(shi)確(que)定(ding)的(de)，分(fen)布(bu)於(yu)相(xiang)當(dang)廣(guang)的(de)頻(pin)帶(dai)上(shang)，因(yin)此(ci)抖(dou)動(dong)的(de)出(chu)現(xian)將(jiang)使(shi)信(xin)號(hao)功(gong)率(lv)被(bei)擴(kuo)展(zhan)到(dao)這(zhe)些(xie)頻(pin)帶(dai)上(shang)。信(xin)號(hao)的(de)相(xiang)位(wei)噪(zao)聲(sheng)，就(jiu)是(shi)信(xin)號(hao)在(zai)某(mou)一(yi)特(te)定(ding)頻(pin)率(lv)處(chu)的(de)功(gong)率(lv)分(fen)量(liang)
，將(jiang)這(zhe)些(xie)分(fen)量(liang)連(lian)接(jie)成(cheng)的(de)曲(qu)線(xian)就(jiu)是(shi)相(xiang)位(wei)噪(zao)聲(sheng)曲(qu)線(xian)。相(xiang)位(wei)噪(zao)聲(sheng)通(tong)常(chang)定(ding)義(yi)為(wei)在(zai)某(mou)一(yi)給(gei)定(ding)偏(pian)移(yi)處(chu)的(de)dBc/Hz值，其中dBc是以dB為單位的該功率處功率與總功率的比值。如一個振蕩器在某一偏移頻率處的相位噪聲定義為在該頻率處1Hz帶寬內的信號功率與信號總功率的比值，即在fm頻率處1Hz範圍內的麵積與整個噪聲頻率下的所有麵積之比。

 

圖2 信號相位噪聲曲線圖

 

從相位噪聲曲線圖可知
，絕大多數抖動都集中在頻率f0附近，距離f0越遠的頻段
，抖動能量越小。

 

以下麵的例子為例，說明對時鍾輸入的要求：

 

RMS JPER（12kHz~20MHz）：0.5ps

 

相位噪聲（10~100kHz）：-120dBc/Hz

 

這實際上是兩個要求，一個是要求在頻段12kHz~20MHz內，均方根抖動不能大於0.5ps；另一方麵要求在頻段10~100kHz內
，任何頻點處的功率譜密度都不能超過-120dBc/Hz。

 

5 使用頻譜分析儀測量相位噪聲的步驟

 

（1） 在頻譜分析儀上設置與被測信號頻率相同的中心頻率(Center Frequence)，並使被測信號靠近屏幕的左側。

 

（2） 在頻譜分析儀上設置參考電平(REF LEVEL)
，略大於或等於被測載波信號的實際輸出電平值。

 

（3） 在頻譜分析儀上根據被測信號頻率的大小設置適當的掃頻寬度(SPAN)、分辨率帶寬(RWB)
、視頻帶寬(VBW)使其能顯示被測信號在有效帶寬內的一個或兩個噪聲邊帶。

 

（4） 用頻譜分析儀分別測量載波功率PC和指定偏離載波f處的邊帶噪聲功率Pm。也可以直接用頻譜分析儀的ΔMARKER功能測出PC和Pm的差值，並記錄此時的RBW。

 

（5） 對指定頻偏點的單邊帶相位噪聲按以下公式計算歸一化的相位噪聲值。

 

Ψ(f)=Pm/Pc-10lg1.2RBW/(1Hz)+2.5

 

如果頻譜分析儀具備歸一化的相位噪聲計算分析測量軟件

，則可直接測得已經歸一化的相位噪聲值。

 

測試中的注意事項：

 

（1） 頻譜儀的本振相位噪聲應低於被測源的相位噪聲。(對於有源晶振而言，該點一般都滿足)。

 

（2） 頻譜儀應去多次測試平均值。

 

（3） 頻譜儀的分辨率帶寬RBW值應盡量小。

 

6 晶振電路設計

 

有源晶振EMC標準設計電路如下：

 

 

原理圖注意事項：

 

（1） 有you源yuan晶jing振zhen的de電dian源yuan引yin腳jiao最zui好hao不bu要yao直zhi接jie接jie電dian源yuan，而er是shi通tong過guo一yi個ge磁ci珠zhu後hou接jie入ru
，這zhe可ke大da大da降jiang低di電dian源yuan噪zao聲sheng對dui時shi鍾zhong輸shu出chu頻pin率lv的de影ying響xiang。晶jing振zhen電dian源yuan的de去qu耦ou電dian容rong的de匹pi配pei也ye很hen重zhong要yao，去qu耦ou電dian容rong一yi般ban選xuan3個，容值依次遞減。

 

（2） 有源晶振的時鍾輸出端串聯一個小電阻
，作用是為了減少信號反射，以免造成信號反射引起的信號過衝。電阻R1是預留匹配設計，可根據實驗情況進行阻值調整。其具體作用如下：

 

可以減少諧波。有源晶振的輸出是方波，當阻抗嚴重不匹配的時候將引起諧波幹擾。加上串聯電阻後，該電阻與輸入電容構成RC電路
，將方波變成正弦波。

 

可以進行阻抗匹配
，減少反射信號的幹擾。

 

（3）  C5是預留設計，可根據實驗情況進行調整
，它的作用是：與串聯電阻組成RC濾波電路，減少時鍾信號的過衝。

 

PCB設計注意事項：

 

（1） 耦合電容應盡量靠近晶振的電源引腳，位置擺放順序：按電源流入方向，依容值從大到小依次擺放
，容值最小的電容最靠近電源引腳。

 

（2） 晶振的外殼必須接地，可以晶振的向外輻射，也可以屏蔽外來信號對晶振的幹擾。

 

（3） 晶振下麵不要布線
，保證完全鋪地
，同時在晶振的300mil範圍內不要布線

，這樣可以防止晶振幹擾其他布線、器件和層的性能。

（4） 時鍾信號的走線應盡量短
，線寬大一些，在布線長度和遠離發熱源上尋找平衡。

 

（5） 晶振不要放置在PCB板的邊緣，在板卡設計時尤其注意該點。

 

 

推薦閱讀：