布局的DFM要求

 

1 已確定優選工藝路線，所有器件已放置板麵。

 

2 坐標原點為板框左
、下延伸線交點


，或者左下邊插座的左下焊盤。

 

3 PCB實際尺寸、定位器件位置等與工藝結構要素圖吻合
，有限製器件高度要求的區域的器件布局滿足結構要素圖要求。

 

4 撥碼開關、複位器件，指示燈等位置合適
，拉手條與其周圍器件不產生位置幹涉。

 

5 板外框平滑弧度197mil，或者按結構尺寸圖設計。

 

6 普通板有200mil工藝邊；背板左右兩邊留有工藝邊大於400mil，上下兩邊留有工藝邊大於680mil。 器件擺放與開窗位置不衝突。

 

7 各種需加的附加孔（ICT定位孔125mil
、拉手條孔、橢圓孔及光纖支架孔）無遺漏，且設置正確。

 

8 過波峰焊加工的器件pin間距
、器件方向、器件間距、器件庫等考慮到波峰焊加工的要求。

 

9 器件布局間距符合裝配要求：表麵貼裝器件大於20mil、IC大於80mil
、BGA大於200mil。

 

10 壓接件在元件麵距高於它的器件大於120mil
，焊接麵壓接件貫通區域無任何器件。

 

11 高器件之間無矮小器件
，且高度大於10mm的器件之間5mm內未放置貼片器件和矮、小的插裝器件。

 

12 極性器件有極性絲印標識。同類型有極性插裝元器件X、Y向各自方向相同。

 

13 所有器件有明確標識，沒有P*，REF等不明確標識。

 

14 含貼片器件的麵有3個定位光標
，呈"L"狀放置。定位光標中心離板邊緣距離大於240mil。

 

15 如需做拚板處理，布局考慮到便於拚版

，便於PCB加工與裝配。

 

16 有缺口的板邊（異形邊）應使用銑槽和郵票孔的方式補齊。郵票孔為非金屬化空，一般為直徑40mil，邊緣距16mil。

 

17 用於調試的測試點在原理圖中已增加，布局中位置擺放合適。

 

 

18 發熱元件及外殼裸露器件不緊鄰導線和熱敏元件
，其他器件也應適當遠離。

 

19 散熱器放置考慮到對流問題
，散熱器投影區域內無高器件幹涉，並用絲印在安裝麵做了範圍標示。

 

20 布局考慮到散熱通道的合理順暢。

 

21 電解電容適當離開高熱器件。

 

22 考慮到大功率器件和扣板下器件的散熱問題。

 

 

23 始端匹配靠近發端器件，終端匹配靠近接收端器件。

 

24 退耦電容靠近相關器件放置

 

25 晶體
、晶振及時鍾驅動芯片等靠近相關器件放置。

 

26 高速與低速
，數字與模擬按模塊分開布局。

 

27 根據分析仿真結果或已有經驗確定總線的拓撲結構，確保滿足係統要求。

 

28 若為改板設計，結合測試報告中反映的信號完整性問題進行仿真並給出解決方案。

 

29 對同步時鍾總線係統的布局滿足時序要求。

 

 

30 電感
、繼電器和變壓器等易發生磁場耦合的感性器件不相互靠近放置。 有多個電感線圈時，方向垂直，不耦合。

 

31 為避免單板焊接麵器件與相鄰單板間發生電磁幹擾，單板焊接麵不放置敏感器件和強輻射器件。

 

32 接口器件靠近板邊放置，已采取適當的EMC防護措施（如帶屏蔽殼
、電源地挖空等措施），提高設計的EMC能力。

 

33 保護電路放在接口電路附近，遵循先防護後濾波原則。 ）貼片知識課堂，用通俗的文字介紹專業貼片知識。 科技
，全國首家PCB( )樣板打板
，元器件代采購
，及貼片的一站式服務提供者！

 

34 發射功率很大或特別敏感的器件（例如晶振、晶體等）距屏蔽體、屏蔽罩外殼500mil以上。

 

35 複位開關的複位線附近放置了一個0.1uF電容，複位器件、複位信號遠離其他強*件、信號。

 

 

37 兩信號層直接相鄰時須定義垂直布線規則。

 

38 主電源層盡可能與其對應地層相鄰，電源層滿足20H規則。

 

39 每個布線層有一個完整的參考平麵。

 

40 多層板層疊、芯材（CORE）對稱
，防止銅皮密度分布不均勻
、介質厚度不對稱產生翹曲。

 

41 板厚不超過4.5mm，對於板厚大於2.5mm（背板大於3mm）的應已經工藝人員確認PCB加工、裝配、裝備無問題，PC卡板厚為1.6mm。

 

42 過孔的厚徑比大於10：1時得到PCB廠家確認。

 

43 光模塊的電源、地與其它電源
、地分開
，以減少幹擾。

 

44 關鍵器件的電源、地處理滿足要求。

 

45 有阻抗控製要求時
，層設置參數滿足要求。

 

 

46 電源部分的布局保證輸入輸出線的順暢

、不交叉。

 

47 單板向扣板供電時，已在單板的電源出口及扣板的電源入口處
，就近放置相應的濾波電路。

 

其他方麵的要求

 

48 布局考慮到總體走線的順暢，主要數據流向合理。

 

49 根據布局結果調整排阻
、FPGA
、EPLD、總線驅動等器件的管腳分配以使布線最優化。

 

50 布局考慮到適當增大密集走線處的空間，以避免不能布通的情況。

 

51 如采取特殊材料、特殊器件（如0.5mmBGA等）、特殊工藝

，已經充分考慮到到貨期限

、可加工性，且得到PCB廠家、工藝人員的確認。

 

52 扣板連接器的管腳對應關係已得到確認，以防止扣板連接器方向、方位搞反。

 

53 如有ICT測試要求
，布局時考慮到ICT測試點添加的可行性，以免布線階段添加測試點困難。

 

54 含有高速光模塊時，布局優先考慮光口收發電路。

 

55 布局完成後已提供1：1裝配圖供項目人對照器件實體核對器件封裝選擇是否正確。

 

56 開窗處已考慮內層平麵成內縮

，並已設置合適的禁止布線區。

 

 

以下從直角走線，差分走線，蛇形線三個方麵闡述PCB LAYOUT的走線技巧：

 

一、直角走線 （三個方麵）

 

直角走線的對信號的影響就是主要體現在三個方麵：一是拐角可以等效為傳輸線上的容性負載，減緩上升時間；二是阻抗不連續會造成信號的反射
；三是直角尖端產生的EMI，到10GHz以上的RF設計領域
，這些小小的直角都可能成為高速問題的重點對象。

 

二、差分走線 （“等長

、等距、參考平麵”）

 

何為差分信號（Differential Signal）
？通俗地說就是驅動端發送兩個等值

、反相的信號
，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。差分信號和普通的單端信號走線相比
，最明顯的優勢體現在以下三方麵：

 

1
、抗kang幹gan擾rao能neng力li強qiang，因yin為wei兩liang根gen差cha分fen走zou線xian之zhi間jian的de耦ou合he很hen好hao
，當dang外wai界jie存cun在zai噪zao聲sheng幹gan擾rao時shi，幾ji乎hu是shi同tong時shi被bei耦ou合he到dao兩liang條tiao線xian上shang，而er接jie收shou端duan關guan心xin的de隻zhi是shi兩liang信xin號hao的de差cha值zhi，所suo以yi外wai界jie的de共gong模mo噪zao聲sheng可ke被bei完wan全quan抵di消xiao。

 

2、能有效抑製EMI，同樣的道理，由於兩根信號的極性相反
，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

 

3、時shi序xu定ding位wei精jing確que，由you於yu差cha分fen信xin號hao的de開kai關guan變bian化hua是shi位wei於yu兩liang個ge信xin號hao的de交jiao點dian，而er不bu像xiang普pu通tong單dan端duan信xin號hao依yi靠kao高gao低di兩liang個ge閾yu值zhi電dian壓ya判pan斷duan
，因yin而er受shou工gong藝yi
，溫wen度du的de影ying響xiang小xiao，能neng降jiang低di時shi序xu上shang的de誤wu差cha
，同tong時shi也ye更geng適shi合he於yu低di幅fu度du信xin號hao的de電dian路lu。目mu前qian流liu行xing的deLVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。

 

三、蛇形線 (調節延時)

 

蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節延時
，滿足係統時序設計要求。其中最關鍵的兩個參數就是平行耦合長度（Lp）和耦合距離（S），很明顯，信號在蛇形走線上傳輸時
，相互平行的線段之間會發生耦合，呈差模形式，S越小
，Lp越(yue)大(da)，則(ze)耦(ou)合(he)程(cheng)度(du)也(ye)越(yue)大(da)。可(ke)能(neng)會(hui)導(dao)致(zhi)傳(chuan)輸(shu)延(yan)時(shi)減(jian)小(xiao)
，以(yi)及(ji)由(you)於(yu)串(chuan)擾(rao)而(er)大(da)大(da)降(jiang)低(di)信(xin)號(hao)的(de)質(zhi)量(liang)，其(qi)機(ji)理(li)可(ke)以(yi)參(can)考(kao)對(dui)共(gong)模(mo)和(he)差(cha)模(mo)串(chuan)擾(rao)的(de)分(fen)析(xi)。下(xia)麵(mian)是(shi)給(gei)Layout工程師處理蛇形線時的幾點建議：

 

1、盡量增加平行線段的距離（S）
，至少大於3H，H指信號走線到參考平麵的距離。通俗的說就是繞大彎走線
，隻要S足夠大，就幾乎能完全避免相互的耦合效應。

 

2、減小耦合長度Lp，當兩倍的Lp延時接近或超過信號上升時間時，產生的串擾將達到飽和。

 

3


、帶狀線（Strip-Line）或者埋式微帶線（Embedded Micro-strip）的蛇形線引起的信號傳輸延時小於微帶走線（Micro-strip）。理論上，帶狀線不會因為差模串擾影響傳輸速率。

 

4、高速以及對時序要求較為嚴格的信號線，盡量不要走蛇形線，尤其不能在小範圍內蜿蜒走線。

 

5
、可以經常采用任意角度的蛇形走線
，能有效的減少相互間的耦合。

 

6、高速PCB設計中，蛇形線沒有所謂濾波或抗幹擾的能力，隻可能降低信號質量，所以隻作時序匹配之用而無其它目的。

 

7、有時可以考慮螺旋走線的方式進行繞線
，仿真表明，其效果要優於正常的蛇形走線。

 

 

電磁兼容性（EMC， Electromagnetic Compatibility）是指電子設備在各種電磁環境中仍能夠協調、有you效xiao地di進jin行xing工gong作zuo的de能neng力li。電dian磁ci兼jian容rong性xing設she計ji的de目mu的de是shi使shi電dian子zi設she備bei既ji能neng抑yi製zhi各ge種zhong外wai來lai的de幹gan擾rao，使shi電dian子zi設she備bei在zai特te定ding的de電dian磁ci環huan境jing中zhong能neng夠gou正zheng常chang工gong作zuo，同tong時shi又you能neng減jian少shao電dian子zi設she備bei本ben身shen對dui其qi它ta電dian子zi設she備bei的de電dian磁ci幹gan擾rao。印yin刷shua電dian路lu板ban（PCB）設計中的電磁兼容性涉及多方麵因數，以下主要從三大部分加以闡述，具體選擇要綜合各方麵因數。

 

一 印刷電路板整體布局及器件布置

 

1.一個產品的成功與否
，一是要注重內在質量

，二是兼顧整體的美觀，兩者都較完美才能認為該產品是成功的；在一個PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉，過孔要盡量少；電路板的最佳形狀為矩形。長寬比為3：2或4：3

；4 層板比雙麵板噪聲低20dB.6層板比4層板噪聲低10dB.經濟條件允許時盡量用多層板。

 

2.電路板一般分模擬電路區（怕幹擾），數字電路區（怕幹擾、又產生幹擾）
，功率驅動區（幹擾源），故步板時要合理地分成三區。

 

3.器件一般選擇功耗低，穩定性好的器件

，而且盡量少用高速器件。

 

4.線條有講究：有條件做寬的線決不做細；gaoyajigaopinxianyingyuanhua
，budeyoujianruidedaojiao，guaiwanyebudecaiyongzhijiao。dixianyingjinliangkuan
，zuihaoshiyongdamianjifutong，zheduijiedidianwentiyouxiangdangdadegaishan。

 

5.外(wai)時(shi)鍾(zhong)是(shi)高(gao)頻(pin)的(de)噪(zao)聲(sheng)源(yuan)，除(chu)能(neng)引(yin)起(qi)對(dui)本(ben)應(ying)用(yong)係(xi)統(tong)的(de)幹(gan)擾(rao)之(zhi)外(wai)，還(hai)可(ke)能(neng)產(chan)生(sheng)對(dui)外(wai)界(jie)的(de)幹(gan)擾(rao)
，使(shi)電(dian)磁(ci)兼(jian)容(rong)檢(jian)測(ce)不(bu)能(neng)達(da)標(biao)。在(zai)對(dui)係(xi)統(tong)可(ke)靠(kao)性(xing)要(yao)求(qiu)很(hen)高(gao)的(de)應(ying)用(yong)係(xi)統(tong)中(zhong)
，選(xuan)用(yong)頻(pin)率(lv)低(di)的(de)單(dan)片(pian)機(ji)是(shi)降(jiang)低(di)係(xi)統(tong)噪(zao)聲(sheng)的(de)原(yuan)則(ze)之(zhi)一(yi)。以(yi)8051單片機為例
，最短指令周期1？s時，外時鍾是12MHz.而同樣速度的Motorola 單片機係統時鍾隻需4MHz，更適合用於工控係統。近年來，一些生產8051兼容單片機的廠商也采用了一些新技術，在不犧牲運算速度的前提下將對外時鍾的需求降至原來的1/3.而Motorola 單片機在新推出的68HC08係列以及其16/32位單片機中普遍采用了內部鎖相環技術，將外部時鍾頻率降至32KHz，而內部總線速度卻提高到8MHz乃至更高。

 

6.布線要有合理的走向：如輸入/輸出
，交流/直流，強/弱信號，高頻/低頻，高壓/低壓等……，它們的走向應該是呈線形的（或分離），不(bu)得(de)相(xiang)互(hu)交(jiao)融(rong)。其(qi)目(mu)的(de)是(shi)防(fang)止(zhi)相(xiang)互(hu)幹(gan)擾(rao)。最(zui)好(hao)的(de)走(zou)向(xiang)是(shi)按(an)直(zhi)線(xian)

，但(dan)一(yi)般(ban)不(bu)易(yi)實(shi)現(xian)，最(zui)不(bu)利(li)的(de)走(zou)向(xiang)是(shi)環(huan)形(xing)。對(dui)於(yu)是(shi)直(zhi)流(liu)
，小(xiao)信(xin)號(hao)，低(di)電(dian)壓(ya)PCB設計的要求可以低些。所以“合理”是相對的。上下層之間走線的方向基本垂直。整個板子的不想要均勻，能不擠的不要擠在一齊。

 

7.在器件布置方麵與其它邏輯電路一樣，應把相互有關的器件盡量放得靠近些
，這樣可以獲得較好的抗噪聲效果。時鍾發生器、晶振和CPU的時鍾輸入端都易產生噪聲，要相互靠近些
，特別是晶振下方不要走信號線。易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路，如有可能，應另做電路板
，這一點十分重要。

 

二 地線技術SkE安規與電磁兼容網

 

1.模mo擬ni電dian路lu和he數shu字zi電dian路lu在zai元yuan件jian布bu局ju圖tu的de設she計ji和he布bu線xian方fang法fa上shang有you許xu多duo相xiang同tong和he不bu同tong之zhi處chu。模mo擬ni電dian路lu中zhong，由you於yu放fang大da器qi的de存cun在zai，由you布bu線xian產chan生sheng的de極ji小xiao噪zao聲sheng電dian壓ya
，都dou會hui引yin起qi輸shu出chu信xin號hao的de嚴yan重zhong失shi真zhen，在zai數shu字zi電dian路lu中zhong，TTL噪聲容限為0.4V～0.6V，CMOS噪聲容限為Vcc的0.3～0.45bei，gushuzidianlujuyoujiaoqiangdekangganraodenengli。lianghaodedianyuanhedizongxianfangshidehelixuanzeshiyiqikekaogongzuodezhongyaobaozheng，xiangdangduodeganraoyuanshitongguodianyuanhedizongxianchanshengde
，qizhongdixianyinqidezaoshengganraozuida。

 

2.數字地與模擬地分開（或一點接地），地線加寬
，要根據電流決定線寬
，一般來說越粗越好（100mil線經約通過1到2A的電流）。地線＞電源線＞信號線是線寬的合理選擇。

 

3.電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井”字形分布，以便使分布線電流達到均衡。

 

4.為減少線間串擾，必要時可增加印刷線條間距離，在其安插一些零伏線作為線間隔離。特別是輸入輸出信號間
，

 

三 去耦、濾波
、隔離三大技術

 

1.去耦、濾波
、隔離是硬件抗幹擾常用的三大措施。

 

2.電源輸入端跨接10~100uf的電解電容器。如有可能
，接100uF以上的更好；原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印製板空隙不夠，可每4~8個芯片布置一個1~10pF的但電容；對於抗噪能力弱


、關斷時電源變化大的器件，如RAM、ROM存儲器件

，應在芯片的電源線和地線之間直接接入退藕電容
；

 

3.濾波指各類信號按頻率特性分類並控製它們的方向。常用的有各種低通濾波器、高通濾波器、帶通濾波器。低通濾波器用在接入的交流電源線上
，旨在讓50周(zhou)的(de)交(jiao)流(liu)電(dian)順(shun)利(li)通(tong)過(guo)，將(jiang)其(qi)它(ta)高(gao)頻(pin)噪(zao)聲(sheng)導(dao)入(ru)大(da)地(di)。低(di)通(tong)濾(lv)波(bo)器(qi)的(de)配(pei)置(zhi)指(zhi)標(biao)是(shi)插(cha)入(ru)損(sun)耗(hao)，選(xuan)擇(ze)的(de)低(di)通(tong)濾(lv)波(bo)器(qi)插(cha)入(ru)損(sun)耗(hao)過(guo)低(di)起(qi)不(bu)到(dao)抑(yi)製(zhi)噪(zao)聲(sheng)的(de)作(zuo)用(yong)
，而(er)過(guo)高(gao)的(de)插(cha)入(ru)損(sun)耗(hao)會(hui)導(dao)致(zhi)“漏電”，影響係統的人身安全性。高通、帶通濾波器則應根據係統中對信號的處理要求選擇使用。

 

4.典(dian)型(xing)的(de)信(xin)號(hao)隔(ge)離(li)是(shi)光(guang)電(dian)隔(ge)離(li)。使(shi)用(yong)光(guang)電(dian)隔(ge)離(li)器(qi)件(jian)將(jiang)單(dan)片(pian)機(ji)的(de)輸(shu)入(ru)輸(shu)出(chu)隔(ge)離(li)開(kai)，一(yi)方(fang)麵(mian)使(shi)幹(gan)擾(rao)信(xin)號(hao)不(bu)得(de)進(jin)入(ru)單(dan)片(pian)機(ji)係(xi)統(tong)
，另(ling)一(yi)方(fang)麵(mian)單(dan)片(pian)機(ji)係(xi)統(tong)本(ben)身(shen)的(de)噪(zao)聲(sheng)也(ye)不(bu)會(hui)以(yi)傳(chuan)導(dao)的(de)方(fang)式(shi)傳(chuan)播(bo)出(chu)去(qu)。屏(ping)蔽(bi)則(ze)是(shi)用(yong)來(lai)隔(ge)離(li)空(kong)間(jian)輻(fu)射(she)的(de)
，對(dui)噪(zao)聲(sheng)特(te)別(bie)大(da)的(de)部(bu)件(jian)，如(ru)開(kai)關(guan)電(dian)源(yuan)，用(yong)金(jin)屬(shu)盒(he)罩(zhao)起(qi)來(lai)，可(ke)減(jian)少(shao)噪(zao)聲(sheng)源(yuan)對(dui)單(dan)片(pian)機(ji)係(xi)統(tong)的(de)幹(gan)擾(rao)。對(dui)特(te)別(bie)怕(pa)幹(gan)擾(rao)的(de)模(mo)擬(ni)電(dian)路(lu)
，如(ru)高(gao)靈(ling)敏(min)度(du)的(de)弱(ruo)信(xin)號(hao)放(fang)大(da)電(dian)路(lu)可(ke)屏(ping)蔽(bi)起(qi)來(lai)。而(er)重(zhong)要(yao)的(de)是(shi)金(jin)屬(shu)屏(ping)蔽(bi)本(ben)身(shen)必(bi)須(xu)接(jie)真(zhen)正(zheng)的(de)地(di)SkE安規與電磁兼容網。