1 引言

 

電磁兼容性(Electromagnetic Compatibility
，EMC)是指“一種器件、設備或係統的性能，它可以使其在自身環境下正常工作並且不會對此環境中任何其他設備產生強烈電磁幹擾(IEEEC 63.12-1987)”。對於無線接收設備來說
，采用非連續頻譜可部分實現EMC性能，但很多例子也表明EMC並不是總能做到。例如在電腦和測試設備之間、打印機和台式電腦間、蜂窩電話和醫療儀器之間等都具有高頻幹擾，我們把這種幹擾稱為電磁幹擾(Elec-tromagnetic Interference,EMI)。電磁幹擾是指那些不希望產生的、影響器件或係統正常工作的雜波信號。

 

所有電器和電子設備工作時都會有間歇或連續性的電壓或電流變化，有時變化速率還相當快，這樣

會導致在不同頻率內或頻帶間產生電磁能量
，而相應的電路則會將這種能量發射到周圍的環境中。

 

EMI有兩條途徑離開或進入一個電路:輻射和傳導。信號輻射是通過外殼的縫、槽、開孔或其他缺口泄漏出去；傳導則通過耦合到電源、信號和控製線上離開外殼，在開放的空間中自由輻射
，從而產生幹擾。

 

形成EMI必須具備三個基本要素：

 

(1)傳導或輻射的電磁幹擾源；

 

(2)耦合路徑；

 

(3)敏感部件(設備)。

 

例如在印製電路板(Printed Circuit Board，PCB)中，電磁幹擾源於頻率發生電路

、塑料封裝元件等的電磁輻射
、地線反彈噪聲、過長傳輸線及電纜互聯等；耦合路徑為能夠傳輸射頻(Radio Frequen-cy,RF)能量的介質
；如自由空間或金屬互聯等；敏感部件指能夠接收RF幹擾信號的器件。

 

 

根據電磁場的基本理論
，當外部傳輸線或PCB印製線中存在有RFdianliushi，dianliucongdianliuyuanliudaofuzaihou，bixutongguofanhuilujingfanhuidaodianliuyuan，zheyangxingchenglebihedianliuhuanlu
，bianhuichanshengcichang，gaicichangtongshiyouhuichanshengyigefushedianchang。zheyang,通過電磁場的交互作用實現了RF能量的產生與傳播。因為PCB印製線與RF電流返回路徑間存在有一定的物理距離，磁場與返回結構間的磁通耦合將隻能接近而不能達到100%，這種一定量的未被耦合到返回結構的殘餘RF電流是PCB中引起電磁幹擾的主要原因，如圖1所示。

 

 

印(yin)製(zhi)電(dian)路(lu)板(ban)中(zhong)的(de)電(dian)磁(ci)幹(gan)擾(rao)問(wen)題(ti)包(bao)括(kuo)公(gong)共(gong)阻(zu)抗(kang)耦(ou)合(he)和(he)串(chuan)擾(rao)
，高(gao)頻(pin)載(zai)流(liu)導(dao)線(xian)產(chan)生(sheng)的(de)輻(fu)射(she)
，印(yin)製(zhi)線(xian)條(tiao)對(dui)高(gao)頻(pin)輻(fu)射(she)的(de)感(gan)應(ying)等(deng)。其(qi)中(zhong)以(yi)高(gao)頻(pin)輻(fu)射(she)問(wen)題(ti)最(zui)為(wei)嚴(yan)重(zhong)
，這(zhe)是(shi)因(yin)為(wei)電(dian)源(yuan)線(xian)
、接(jie)地(di)線(xian)及(ji)信(xin)號(hao)線(xian)的(de)阻(zu)抗(kang)會(hui)隨(sui)著(zhe)頻(pin)率(lv)的(de)增(zeng)高(gao)而(er)增(zeng)大(da)，故(gu)較(jiao)易(yi)通(tong)過(guo)公(gong)共(gong)阻(zu)抗(kang)耦(ou)合(he)產(chan)生(sheng)幹(gan)擾(rao)，同(tong)時(shi)頻(pin)率(lv)增(zeng)高(gao)使(shi)得(de)線(xian)路(lu)間(jian)寄(ji)生(sheng)電(dian)容(rong)的(de)容(rong)抗(kang)減(jian)小(xiao)，因(yin)而(er)串(chuan)擾(rao)更(geng)易(yi)發(fa)生(sheng)。當(dang)模(mo)擬(ni)電(dian)路(lu)和(he)數(shu)字(zi)電(dian)路(lu)在(zai)同(tong)一(yi)塊(kuai)印(yin)製(zhi)電(dian)路(lu)板(ban)上(shang)混(hun)裝(zhuang)時(shi)
，若(ruo)電(dian)源(yuan)與(yu)地(di)線(xian)共(gong)用(yong)，則(ze)可(ke)能(neng)產(chan)生(sheng)嚴(yan)重(zhong)的(de)公(gong)共(gong)阻(zu)抗(kang)耦(ou)合(he)問(wen)題(ti)
，在(zai)地(di)線(xian)回(hui)路(lu)中(zhong)產(chan)生(sheng)的(de)幹(gan)擾(rao)電(dian)壓(ya)，嚴(yan)重(zhong)時(shi)可(ke)能(neng)高(gao)於(yu)接(jie)在(zai)公(gong)共(gong)回(hui)路(lu)中(zhong)的(de)模(mo)擬(ni)和(he)數(shu)字(zi)電(dian)路(lu)的(de)噪(zao)音(yin)容(rong)限(xian)
，而(er)造(zao)成(cheng)設(she)備(bei)工(gong)作(zuo)的(de)不(bu)穩(wen)定(ding)。

 

 

3.1  合理布局與布線

 

zaishebeineibu
，bujuhuobuxianbudangshizaochengganraodeshouyaoyuanyin，daduoshudeganraoshifashengzaimonishuzihunpaidebujuwanghuobuxianbudangdeyinzhixianzhijian。suoyizhengquedebujuhebuxianshishebeikekaoyunxingdejibenbaozhengzhiyi。xianjianouhebuwaihushidipincichangdedianganouhehegaodianyaxiadedianrongouhe，xianjianjuliyuejin，zexianjiandehuganhejingdianrongjiuyueda。duiyucichangouhelaishuo
，liangdianlujiandeouheqingkuangyuganraoxinhaodepinlv、線路上流動的電流
、線路間的距離、線路和地間的距離、耦合路徑的長度以及屏蔽層的接地方式有關。對電容耦合來說,電路間的耦合情況同樣也與幹擾信號的頻率、線間距離
、屏蔽情況

、線路上的電壓高低等因素有關。因此
，合理布局和布線是PCB的EMC設計的關鍵，下麵提出具體的設計方案。

 

當高速、中(zhong)速(su)和(he)低(di)速(su)數(shu)字(zi)電(dian)路(lu)混(hun)用(yong)時(shi)，在(zai)印(yin)製(zhi)板(ban)上(shang)要(yao)給(gei)它(ta)們(men)分(fen)配(pei)不(bu)同(tong)的(de)布(bu)局(ju)區(qu)域(yu)。對(dui)低(di)電(dian)平(ping)模(mo)擬(ni)電(dian)路(lu)和(he)數(shu)字(zi)邏(luo)輯(ji)電(dian)路(lu)要(yao)盡(jin)可(ke)能(neng)地(di)分(fen)離(li)。因(yin)為(wei)這(zhe)種(zhong)布(bu)局(ju)可(ke)以(yi)使(shi)高(gao)頻(pin)電(dian)流(liu)在(zai)印(yin)製(zhi)板(ban)上(shang)的(de)走(zou)線(xian)路(lu)徑(jing)變(bian)短(duan)

，有(you)助(zhu)於(yu)降(jiang)低(di)線(xian)路(lu)板(ban)內(nei)部(bu)的(de)串(chuan)擾(rao)
、gonggongzukangouhehefushefashe。yuanqijiandebujushouxianyaokaolvdeyigeyinsujiushidianxingneng
，balianxianguanximiqiedeyuanqijianjinliangfangzaiyiqi
，gaosuxianzouxianjinkenengduan。gonglvxinhaohexiaoxinhaoqijianyaofenkai，zheyangkejianshaozujianzhijiandedianciganrao。

 

信號線上的傳輸時間對總的係統速度影響很大
，特別是對高速的發射極耦合邏輯(Emitter-Cou-pled Logic，ECL)電路
，雖然集成電路塊本身速度很高，但由於在底板上用普通的互連線(每30cm線長約有2ns的延遲量)帶來延遲時間的增加
，可使係統速度大為降低,並(bing)可(ke)能(neng)導(dao)致(zhi)同(tong)步(bu)時(shi)序(xu)錯(cuo)誤(wu)。所(suo)以(yi)在(zai)係(xi)統(tong)布(bu)局(ju)時(shi)最(zui)好(hao)將(jiang)同(tong)步(bu)工(gong)作(zuo)部(bu)件(jian)放(fang)在(zai)同(tong)一(yi)塊(kuai)插(cha)件(jian)板(ban)上(shang)，因(yin)為(wei)到(dao)不(bu)同(tong)插(cha)件(jian)板(ban)上(shang)的(de)時(shi)鍾(zhong)信(xin)號(hao)的(de)傳(chuan)輸(shu)延(yan)遲(chi)時(shi)間(jian)不(bu)相(xiang)等(deng)，可(ke)能(neng)使(shi)移(yi)位(wei)寄(ji)存(cun)器(qi)產(chan)生(sheng)錯(cuo)誤(wu)邏(luo)輯(ji)；若不能放在一塊板上，也要盡可能保證公共時鍾源連到各插件板的時鍾線的長度相等。

 

較(jiao)好(hao)的(de)印(yin)製(zhi)電(dian)路(lu)板(ban)布(bu)線(xian)方(fang)案(an)是(shi)讓(rang)模(mo)擬(ni)和(he)數(shu)字(zi)電(dian)路(lu)分(fen)別(bie)擁(yong)有(you)自(zi)己(ji)的(de)電(dian)源(yuan)和(he)地(di)線(xian)通(tong)路(lu)，這(zhe)樣(yang)幹(gan)擾(rao)電(dian)壓(ya)就(jiu)不(bu)會(hui)出(chu)現(xian)在(zai)電(dian)路(lu)的(de)輸(shu)入(ru)端(duan)上(shang)。在(zai)可(ke)能(neng)的(de)情(qing)況(kuang)下(xia)加(jia)寬(kuan)電(dian)路(lu)的(de)電(dian)源(yuan)與(yu)地(di)線(xian)
，以(yi)減(jian)小(xiao)電(dian)源(yuan)與(yu)地(di)線(xian)回(hui)路(lu)的(de)阻(zu)抗(kang)，減(jian)小(xiao)任(ren)何(he)可(ke)能(neng)在(zai)電(dian)源(yuan)與(yu)地(di)線(xian)回(hui)路(lu)中(zhong)的(de)幹(gan)擾(rao)電(dian)壓(ya)。

 

進行多層印製板設計時，首先要考慮的是帶寬。數字電路的EMC設計中要考慮的是數字脈衝的上升沿和下降沿所決定的頻帶寬而不是數字脈衝的重複頻率。矩形的周期數字脈衝的傅立葉展開見公式(1)。

 

式中：是數字脈衝寬度，是數字脈衝的上升時間，T是數字信號的重複周期，A是信號幅值。根據這個結果可以把方形數字信號的印製板設計帶寬定為
，通常要考慮這個帶寬的10倍頻。所以在選擇邏輯器件時，要選上升時間比5ns長的器件，不要選擇比電路要求時序快的邏輯器件。而對於速度較快的邏輯電路，特別是超高速ECL集成電路來說，因其邊沿速度增快，故走線的長度必須大大縮短以保持信號完整性。

 

genjukexihuofudinglv，renheshiyuxinhaoyouyuandaofuzaidechuanshudoubixugouchengyigewanzhengdehuilu，yigepinyuxinhaoyouyuandaofuzaidechuanshudoubixuyouyigezuidizukangdelujing。ruguogaopinfushedianliubushijingyoushejizhongdehuiludaodamudefuzai，jiuyidingshitongguomougekeguancunzaidianhuiludaodade，zheyifeizhengchanghuiluzhongdeyixieqijianjiuhuizaoshoudianciganrao。zaishuzidianlushejizhong
，bunenghulvedeshicunzaiyuqijian

、導線
、印製線和插頭上的寄生電感、電容和導納。為此有以下幾條布線的共同原則：

 

(1)所suo有you平ping行xing信xin號hao線xian之zhi間jian要yao盡jin量liang留liu有you較jiao大da的de間jian隔ge，以yi減jian少shao串chuan擾rao。如ru果guo有you兩liang條tiao相xiang距ju較jiao近jin的de信xin號hao線xian，最zui好hao在zai兩liang線xian之zhi間jian走zou一yi條tiao接jie地di線xian，可ke以yi起qi到dao屏ping蔽bi作zuo用yong。設she計ji信xin號hao傳chuan輸shu線xian時shi要yao避bi免mian急ji拐guai彎wan，以yi防fang傳chuan輸shu線xian特te性xing阻zu抗kang的de突tu變bian而er產chan生sheng反fan射she和he振zhen鈴ling，要yao盡jin量liang設she計ji成cheng具ju有you一yi定ding尺chi寸cun的de均jun勻yun的de圓yuan弧hu線xian。

 

(2)印製板上若裝有大電流器件，如繼電器
、指示燈
、喇(la)叭(ba)等(deng)，它(ta)們(men)的(de)地(di)線(xian)最(zui)好(hao)單(dan)獨(du)走(zou)線(xian)，以(yi)減(jian)少(shao)地(di)線(xian)上(shang)的(de)噪(zao)聲(sheng)，這(zhe)些(xie)大(da)電(dian)流(liu)器(qi)件(jian)的(de)地(di)線(xian)應(ying)連(lian)到(dao)插(cha)件(jian)板(ban)或(huo)背(bei)板(ban)上(shang)的(de)獨(du)立(li)的(de)地(di)總(zong)線(xian)上(shang)去(qu)。如(ru)果(guo)板(ban)上(shang)有(you)小(xiao)信(xin)號(hao)放(fang)大(da)器(qi)，則(ze)放(fang)大(da)前(qian)的(de)弱(ruo)信(xin)號(hao)線(xian)要(yao)遠(yuan)離(li)強(qiang)信(xin)號(hao)線(xian)
，而(er)且(qie)走(zou)線(xian)要(yao)盡(jin)可(ke)能(neng)短(duan)，如(ru)有(you)可(ke)能(neng)還(hai)要(yao)用(yong)地(di)線(xian)對(dui)其(qi)進(jin)行(xing)屏(ping)蔽(bi)。時(shi)鍾(zhong)電(dian)路(lu)和(he)高(gao)頻(pin)電(dian)路(lu)是(shi)主(zhu)要(yao)的(de)幹(gan)擾(rao)源(yuan)和(he)輻(fu)射(she)源(yuan)，要(yao)單(dan)獨(du)安(an)排(pai)並(bing)遠(yuan)離(li)敏(min)感(gan)電(dian)路(lu)。

 

(3)dianyuanpingmianyingkaojinjiedipingmian，bingqieanpaizaijiedipingmianzhixia。zheyangkeyiliyongliangjinshupingbanjiandedianrongzuodianyuandepinghuadianrong

，tongshijiedipingmianhaiduidianyuanpingmianshangfenbudefushedianliuqidaopingbizuoyong。

 

(4)把數字電路和模擬電路分開，有條件時將數字電路和模擬電路安排在不同層內。如果一定要安排在同一層
，可采用開溝、加接地線條
、分隔等方法補救，保證模擬和數字電路的相對獨立性。低速

、中

速
、高速邏輯電路應分區布設。

 

(5)要(yao)特(te)別(bie)注(zhu)意(yi)電(dian)流(liu)流(liu)過(guo)電(dian)路(lu)中(zhong)的(de)導(dao)線(xian)環(huan)路(lu)尺(chi)寸(cun)
，因(yin)為(wei)這(zhe)些(xie)回(hui)路(lu)就(jiu)相(xiang)當(dang)於(yu)正(zheng)在(zai)工(gong)作(zuo)中(zhong)的(de)小(xiao)天(tian)線(xian)，隨(sui)時(shi)隨(sui)地(di)向(xiang)空(kong)間(jian)進(jin)行(xing)輻(fu)射(she)。特(te)別(bie)是(shi)要(yao)注(zhu)意(yi)時(shi)鍾(zhong)部(bu)分(fen)的(de)走(zou)線(xian)，因(yin)為(wei)這(zhe)部(bu)分(fen)是(shi)整(zheng)個(ge)電(dian)路(lu)中(zhong)工(gong)作(zuo)頻(pin)率(lv)最(zui)高(gao)的(de)，晶(jing)振(zhen)要(yao)盡(jin)量(liang)靠(kao)近(jin)集(ji)成(cheng)電(dian)路(lu)(IC)，且布線要較粗，晶振外殼要接地。

 

3.2  接地設計

 

印製板接地方案是印製板EMC設計的另一個基本的重要問題。RFdianliucongfuzaifanhuidianliuyuantuzhongbixuliujingyigelingdianweicankaojiegou，yibanweidixianhuojiediceng，zhezhongfanhuidianliutujingdedianweihengdingdepingmianlujingtongchangchengweicankaopingmian。cankaopingmiandebuzhiyouliyuduocengPCB的磁通消除
，但被分割的平麵由於形成電流環路，不能做為優化的返回平麵去除RF電流。為了利用參考平麵實現磁通消除的目的，必須使較大的頻譜能量流經的網絡緊鄰實際RF返回平麵，最好是零電位層。接地層最好在電源層之上
，因為各種邏輯器件的上拉/下拉電流比例可能很不對稱。其信號磁通相位的移動、較大的線感抗、較差的阻抗控製和噪聲不穩定性等使這些開關器件可能不能形成優化的磁通消除條件
，所以建立接地平麵可以充分分流開關電流。

 

建立分布參數的概念

，高於一定頻率時，任何金屬導線都要看成是由電阻
、diangangouchengdeqijian。suoyijiediyinxianjuyouyidingdezukangbingqiegouchengdianqihuilu，buguanshicaiyongdandianjiedihaishiduodianjiedi，doubixugouchengdizukanghuilujinruzhenzhengdedadihuojijia。

 

接地電流流經接地線時，會產生傳輸線效應和天線效應。當線條長度為1/4波(bo)長(chang)時(shi)，可(ke)以(yi)表(biao)現(xian)出(chu)很(hen)高(gao)的(de)阻(zu)抗(kang)，接(jie)地(di)線(xian)實(shi)際(ji)上(shang)是(shi)開(kai)路(lu)的(de)，接(jie)地(di)線(xian)反(fan)而(er)成(cheng)為(wei)向(xiang)外(wai)輻(fu)射(she)的(de)天(tian)線(xian)，最(zui)後(hou)接(jie)地(di)板(ban)上(shang)充(chong)滿(man)高(gao)頻(pin)電(dian)流(liu)和(he)幹(gan)擾(rao)場(chang)形(xing)成(cheng)的(de)渦(wo)流(liu)。因(yin)此(ci)在(zai)接(jie)地(di)點(dian)之(zhi)間(jian)構(gou)成(cheng)許(xu)多(duo)回(hui)路(lu)，這(zhe)些(xie)回(hui)路(lu)的(de)直(zhi)徑(jing)(或接地點間距)應小於最高頻率波長的1/20。kejiangfasheganraojiaoshaodedianlufangzhidaolididianzuiyuanchu
，jiangfasheganraojiaoduodedianlufangzhilihuiliudidianzuijindedifang
，zheyangketongguoxianzhizaoshengdianluhuixianzukangxianzhigonggongzukangdeouhe。

 

3.3  電容的設計

 

電容在PCB設計中有多種功能
，如減少地線反彈噪聲、分流功能區域以及消除電路中共模和差模RF電路等。電容可分為去耦電容、旁路電容和容納電容三類。去耦電容能有效消除由高頻開關部件產生的RF能量
，為部件提供局部的低阻抗直流電壓源，有利於減少通過PCB傳(chuan)送(song)的(de)電(dian)流(liu)脈(mai)衝(chong)峰(feng)值(zhi)。旁(pang)路(lu)電(dian)容(rong)能(neng)消(xiao)除(chu)高(gao)頻(pin)輻(fu)射(she)噪(zao)聲(sheng)，該(gai)噪(zao)聲(sheng)會(hui)限(xian)製(zhi)電(dian)路(lu)帶(dai)寬(kuan)產(chan)主(zhu)共(gong)模(mo)幹(gan)擾(rao)。容(rong)納(na)電(dian)容(rong)是(shi)用(yong)來(lai)解(jie)決(jue)開(kai)關(guan)器(qi)件(jian)工(gong)作(zuo)時(shi)電(dian)源(yuan)電(dian)壓(ya)會(hui)產(chan)生(sheng)突(tu)降(jiang)的(de)問(wen)題(ti)。

 

去qu耦ou電dian容rong可ke有you效xiao抑yi製zhi電dian源yuan分fen布bu係xi統tong的de雜za波bo信xin號hao。開kai關guan邏luo輯ji器qi件jian必bi須xu使shi用yong去qu耦ou電dian容rong，因yin為wei邏luo輯ji器qi件jian產chan生sheng的de開kai關guan能neng量liang脈mai衝chong會hui注zhu入ru電dian源yuan分fen布bu係xi統tong中zhong
，會hui通tong過guo共gong模mo和he差cha模mo雜za波bo信xin號hao的de形xing式shi傳chuan輸shu到dao其qi他ta邏luo輯ji電dian路lu或huo子zi區qu域yu中zhong。設she計ji中zhong需xu計ji算suan去qu耦ou電dian容rong值zhi以yi抑yi製zhi所suo有you的de主zhu要yao時shi鍾zhong諧xie波bo。電dian容rong的de自zi諧xie振zhen頻pin率lv應ying高gao於yu所suo有you需xu要yao抑yi製zhi的de時shi鍾zhong諧xie波bo頻pin率lv，因yin為wei當dang需xu抑yi製zhi的de頻pin率lv超chao過guo電dian容rong自zi諧xie頻pin率lv時shi，電dian容rong就jiu變bian成cheng為wei感gan性xing器qi件jian從cong而er失shi去qu其qi去qu耦ou功gong能neng。一yi些xie標biao準zhun電dian容rong的de自zi諧xie頻pin率lv參can見jian表biao1。

 

表1 電容器的自諧振頻率

 

去耦電容的電容量按公式(2)計算。

 

 

式中$I為瞬變電流，$V為邏輯器件工作允許的電源電壓值的變化，$t為開關時間。

旁路電容可以轉移輸入/輸出(I/O)電纜中的共模電流。

 

旁路電容一般是通過建立與機殼接地的短路將屏蔽電纜中的RF共模電流安全轉移的電容(RF電流是交流電流)。旁路電容必須布置在附於PCB板上的I/O互hu連lian區qu。如ru果guo電dian纜lan沒mei有you固gu定ding在zai機ji殼ke上shang，就jiu需xu要yao采cai用yong旁pang路lu電dian容rong去qu除chu屏ping蔽bi電dian纜lan中zhong的de共gong模mo電dian流liu

，以yi免mian這zhe種zhong共gong模mo電dian流liu輻fu射she到dao自zi由you空kong間jian或huo幹gan擾rao機ji殼ke接jie地di。應ying使shi用yong最zui短duan的de器qi件jian接jie腳jiao並bing應ying考kao慮lv適shi當dang的de帶dai寬kuan濾lv波bo和he靜jing電dian放fang電dian(Electrostatic Discharge
，ESD)保護功能。

 

在電源引線比較長時，瞬變電流引起較大的壓降
，就要加容納電容以便維持器件要求的電壓值。

 

3.4  邏輯電路的使用

 

當邏輯門電路輸入條件變化
、電(dian)路(lu)發(fa)生(sheng)逆(ni)轉(zhuan)的(de)瞬(shun)間(jian)
，會(hui)在(zai)門(men)電(dian)路(lu)的(de)電(dian)源(yuan)和(he)地(di)之(zhi)間(jian)出(chu)現(xian)一(yi)個(ge)非(fei)常(chang)短(duan)暫(zan)的(de)低(di)阻(zu)抗(kang)連(lian)接(jie)，產(chan)生(sheng)非(fei)常(chang)短(duan)暫(zan)的(de)電(dian)流(liu)峰(feng)。電(dian)流(liu)峰(feng)的(de)持(chi)續(xu)時(shi)間(jian)與(yu)電(dian)路(lu)的(de)開(kai)關(guan)時(shi)間(jian)大(da)體(ti)相(xiang)等(deng)。常(chang)見(jian)電(dian)路(lu)的(de)開(kai)關(guan)時(shi)間(jian)與(yu)峰(feng)值(zhi)見(jian)表(biao)2。

 

表2 常見電路的開關時間與峰值

 

注：

 

CMOS——互補型金屬-氧化物-半導體集成電路(Comple-mentary Metal-Oxide-Semiconductor)
；

 

TTL——晶體管邏輯電路(Transistor-Transistor Logic)；

 

HCMOS——高密度互補型金屬-氧化物-半導體集成電路；

 

LSTTL——低功耗肖特基係列晶體管邏輯電路

；

 

STTL——肖特基係列。

 

通常細長的印刷導線的分布電感為15LH/cm，對2cm長的印刷導線因門電路邏輯狀態變化在電源線(或地線)中造成的電壓變化：

 

 

可ke以yi看kan出chu


，高gao速su電dian路lu工gong作zuo時shi產chan生sheng的de電dian源yuan線xian或huo地di線xian幹gan擾rao要yao明ming顯xian大da於yu低di速su電dian路lu
，故gu從cong抗kang幹gan擾rao和he穩wen定ding運yun行xing的de角jiao度du看kan
，能neng不bu用yong高gao速su邏luo輯ji電dian路lu的de地di方fang就jiu不bu要yao用yong高gao速su邏luo輯ji電dian路lu。

 

有兩種方法能使高速電路在相對長的線上工作而無嚴重的波形失真，對晶體管邏輯電路(Tran-sistor-Transistor Logic
，TTL)kuaisuxiajiangbianyancaiyongxiaotejierjiguanqianweifangfa，shiguochongliangbeiqianzhizaibididianweidiyigeerjiguanyajiangdedianpingshang，zhejiujianshaolehoumiandefanchongfudu。duiyizhijiegouhubuxingjingtiguan(Heterostruc-ture-Coupled Transistor
，HCT)係(xi)列(lie)的(de)器(qi)件(jian)，若(ruo)采(cai)用(yong)肖(xiao)特(te)基(ji)二(er)極(ji)管(guan)箝(qian)位(wei)和(he)串(chuan)聯(lian)電(dian)阻(zu)端(duan)接(jie)方(fang)法(fa)相(xiang)結(jie)合(he)，其(qi)改(gai)善(shan)的(de)效(xiao)果(guo)將(jiang)會(hui)更(geng)加(jia)明(ming)顯(xian)。當(dang)沿(yan)信(xin)號(hao)線(xian)有(you)扇(shan)出(chu)時(shi)，在(zai)較(jiao)高(gao)的(de)位(wei)速(su)率(lv)和(he)較(jiao)快(kuai)的(de)邊(bian)沿(yan)速(su)率(lv)下(xia)，上(shang)述(shu)介(jie)紹(shao)的(de)TTLzhengxingfangfayouxiebuzu，yinweixianzhongcunzaizhefanshebo，tamenzaigaoweisulvxiajiangquyuhecheng

，congeryinqixinhaoyanzhongshizhenhekangganraonenglijiangdi。weilejiejuefanshewenti,在ECL係統中通常使用另外一種方法：xianzukangpipeifa。xianzukangpipeifashizhishiyongchuanshuxianhuozaixianshangjiapipeidianzu
，dadaonengyucelianxianshiyanhetongguozukangpipeilaikongzhifanshehezhendangmudedefangfa。xianluzhongshifoujiapipeidianzuyaoshichuanshuxiandechangdulaiding，duigaosudianlu，zaichuanshuxiandadao20～25cm時就要考慮加匹配電阻。匹配電阻的實施有2種模式：

 

(1)在一條線的接收端用一個與線特性阻抗相等的電阻端接
，則稱該傳輸線為並聯端接線。它主要是為了獲得最好的電性能、驅動分布負載而采用的。如圖2所示。

 

(2)zaiqudongqihechuanshuxianzhijianchuanjieyigedianzu
，erxiandezhongduanbuzaijieduanjiedianzu，zhezhongduanjiefangfachengzhiweichuanlianduanjie。jiaochangxianshangdeguochonghezhenlingkeyongchuanlianduanjiejishulaikongzhi。chuanlianduanjieshichuanliandianzudezhiyudianlu(驅動門)輸出阻抗之和等於傳輸線的特性阻抗，如圖3所示。

 

圖2 並聯端接示意圖

 

圖3 串聯端接示意圖

 

如(ru)果(guo)線(xian)延(yan)遲(chi)時(shi)間(jian)比(bi)信(xin)號(hao)上(shang)升(sheng)時(shi)間(jian)短(duan)得(de)多(duo)，也(ye)可(ke)在(zai)不(bu)用(yong)串(chuan)聯(lian)或(huo)並(bing)聯(lian)端(duan)接(jie)的(de)情(qing)況(kuang)下(xia)使(shi)用(yong)傳(chuan)輸(shu)線(xian)。並(bing)聯(lian)端(duan)接(jie)線(xian)和(he)串(chuan)聯(lian)端(duan)接(jie)線(xian)都(dou)各(ge)有(you)優(you)點(dian)

，使(shi)用(yong)哪(na)一(yi)種(zhong)由(you)係(xi)統(tong)的(de)要(yao)求(qiu)而(er)定(ding)。一(yi)般(ban)來(lai)說(shuo)，並(bing)聯(lian)端(duan)接(jie)線(xian)的(de)主(zhu)要(yao)優(you)點(dian)是(shi)係(xi)統(tong)速(su)度(du)快(kuai)且(qie)信(xin)號(hao)在(zai)線(xian)上(shang)傳(chuan)輸(shu)完(wan)整(zheng)無(wu)失(shi)真(zhen)。長(chang)線(xian)上(shang)的(de)負(fu)載(zai)既(ji)不(bu)會(hui)影(ying)響(xiang)驅(qu)動(dong)長(chang)線(xian)的(de)驅(qu)動(dong)門(men)的(de)傳(chuan)輸(shu)延(yan)遲(chi)時(shi)間(jian)，又(you)不(bu)會(hui)影(ying)響(xiang)它(ta)的(de)信(xin)號(hao)邊(bian)沿(yan)速(su)度(du)，但(dan)將(jiang)使(shi)信(xin)號(hao)的(de)傳(chuan)輸(shu)延(yan)遲(chi)時(shi)間(jian)增(zeng)大(da)。串(chuan)聯(lian)端(duan)接(jie)方(fang)法(fa)使(shi)電(dian)路(lu)有(you)驅(qu)動(dong)幾(ji)條(tiao)平(ping)行(xing)負(fu)載(zai)線(xian)的(de)能(neng)力(li)，串(chuan)聯(lian)端(duan)接(jie)線(xian)由(you)於(yu)容(rong)性(xing)負(fu)載(zai)所(suo)引(yin)起(qi)的(de)延(yan)遲(chi)時(shi)間(jian)增(zeng)量(liang)約(yue)比(bi)相(xiang)應(ying)並(bing)聯(lian)端(duan)接(jie)線(xian)的(de)大(da)一(yi)倍(bei)，而(er)短(duan)線(xian)則(ze)因(yin)容(rong)性(xing)負(fu)載(zai)使(shi)邊(bian)沿(yan)速(su)度(du)放(fang)慢(man)以(yi)及(ji)驅(qu)動(dong)門(men)延(yan)遲(chi)時(shi)間(jian)增(zeng)大(da)

，但(dan)是(shi)串(chuan)聯(lian)端(duan)接(jie)線(xian)的(de)串(chuan)擾(rao)比(bi)並(bing)聯(lian)端(duan)接(jie)線(xian)的(de)要(yao)小(xiao)，其(qi)主(zhu)要(yao)原(yuan)因(yin)是(shi)沿(yan)串(chuan)聯(lian)端(duan)接(jie)線(xian)傳(chuan)送(song)的(de)信(xin)號(hao)幅(fu)度(du)僅(jin)僅(jin)是(shi)1/2的邏輯擺幅
，因而開關電流也隻有並聯端接的開關電流的一半，信號能量小所以串擾也就小。

 

 

PCB的電磁兼容設計的關鍵在於如何減少輻射能力以及如何提高抗幹擾能力，合理的布局與布線是設計射頻電路PCB的保證。文中所述方法有利於提高射頻電路PCB設計的可靠性，解決好電磁幹擾問題
，進而達到電磁兼容的目的。

 

參考文獻

 

[1]陳窮.電磁兼容性工程設計手冊[M].北京:國防工業出版社
，1993

 

[2]張鬆春.電子控製設備抗幹擾技術及其應用[M].北京:機械工業出版社,1998

 

[3]韓魁選.微波統一測控係統導論[M].北京:國防工業出版社,1965

 

[4]譚博學.集成電路原理及應用[M].北京:電子工業出版社,2003