多年以來，工程師們開發了幾種方法來處理引起PCB設she計ji中zhong高gao速su數shu字zi信xin號hao失shi真zhen的de噪zao音yin。隨sui著zhe設she計ji技ji術shu與yu時shi俱ju進jin，我wo們men應ying對dui這zhe些xie新xin挑tiao戰zhan的de技ji術shu複fu雜za性xing也ye日ri益yi增zeng加jia。目mu前qian
，數shu字zi設she計ji係xi統tong的de速su度du按anGHz計
，這個速度產生的挑戰遠比過去顯著。由於邊緣速率以皮秒計，任何阻抗不連續
、電感或電容幹擾均會對信號質量造成不利影響。盡管有各種來源會造成信號幹擾，但一個特別而時常被忽視的來源就是過孔。

 

 

高密度互連（HDI）、高層數印刷電路板和厚背板/中間板中的過孔信號會受到更多抖動、衰減和更高誤碼率（BER）的影響，導致數據在接收端被錯誤解釋。

 

以yi背bei板ban和he子zi卡ka為wei例li。當dang遇yu到dao阻zu抗kang不bu連lian續xu時shi，焦jiao點dian在zai於yu這zhe些xie板ban子zi與yu母mu卡ka之zhi間jian的de連lian接jie器qi。通tong常chang情qing況kuang下xia
，這zhe些xie連lian接jie器qi在zai阻zu抗kang方fang麵mian非fei常chang匹pi配pei，不bu連lian續xu實shi際ji源yuan自zi過guo孔kong。

 

隨著數據速率的增加，由鍍通孔（PTH）過孔結構引起的失真量也會增加——通常以遠高於相關數據速率增量的指數級速率增加。例如
，一個PTH過孔在6.25Gb/s時的失真通常比在3.125Gb/s時產生的失真大兩倍以上。

 

在zai底di層ceng和he頂ding層ceng出chu現xian的de不bu需xu要yao的de過guo孔kong殘can段duan延yan伸shen層ceng，使shi過guo孔kong顯xian示shi為wei較jiao低di的de阻zu抗kang不bu連lian續xu性xing。工gong程cheng師shi們men克ke服fu這zhe些xie過guo孔kong額e外wai電dian容rong的de一yi個ge方fang法fa是shi，將jiang其qi長chang度du最zui小xiao化hua，從cong而er減jian小xiao其qi阻zu抗kang。這zhe就jiu是shi背bei鑽zuan的de由you來lai。

長過孔殘段信號失真［1］

 

 

tongguoqingchuguokongcanduan
，beizuanyibeiguangfanrenweishibatongdaoxinhaoshuaijianjiangdaozuidichengdudejiandaneryouxiaodefangfa。gaijishubeichengweidingshenzuankong，tacaiyongchuantongdeshukong（NC）鑽孔設備。同時

，該技術可應用於任何類型的電路板
，而不隻是像背板一樣的厚板。

 

相對於原始過孔
，背鑽法使用的鑽頭直徑稍大，以便移除不需要的導體殘段。該鑽頭通常比主鑽規格大8mil，但許多製造商都能滿足更嚴格的規格。

 

需要記住的是，距離走線與平麵的間距需要足夠大，以保證背鑽程序不會穿透附近的走線和平麵。為避免穿透走線和平麵，建議間距為10mil。

 

一般而言，通過背鑽減少過孔殘段的長度有許多好處
，包括：

 

按數量級降低確定性抖動
，使得誤碼率更低。

 

通過改善的阻抗匹配降低信號衰減。

 

降低來自殘段的電磁幹擾/電磁兼容性輻射，並增加通道帶寬。

 

降低共振勵磁模式和過孔間串擾。

 

以比順序層壓法更低的製造成本，將設計和布局影響降到最低。

背鑽橫截麵

 

 

隨著背鑽技術在高密度互連和高速設計應用中的頻繁使用，此方法也帶來了可靠性問題。其中一部分問題包括缺乏設計指南、製造公差、以及如何確保將設計意圖良好地傳達到製造單位。

 

那麼，如何確保您的製造商擁有背鑽目標過孔和鍍通孔元件需要的所有信息？如何保持跟蹤整個設計過程中背鑽規格的多個級別？

 

其實需要的東西非常簡單：jichengdaoshejiguizezhongdejiandankeshihuapeizhigongju
，shininnengweisuoxuanduixiangzhidingbutongdebeizuanpeizhi。ranhou，jiukeyiranglejienaxieguokongxuyaobeizuanderuanjianlaibangninganhuole。