ESD試驗是EMC測ce試shi標biao準zhun的de一yi項xiang基ji本ben測ce試shi項xiang目mu，如ru果guo對dui於yu產chan品pin的de前qian期qi設she計ji考kao慮lv不bu周zhou全quan，再zai加jia上shang經jing驗yan不bu夠gou的de話hua，往wang往wang會hui讓rang人ren焦jiao頭tou爛lan額e。一yi般ban中zhong小xiao型xing企qi業ye
，如ru果guo沒mei有you專zhuan門men的deEMC工程師，往往這項工作就必須由硬件工程師來承擔。對於整機來說
，ESD抗擾能力不僅僅來自芯片的ESD耐壓，PCB的布局布線
，甚至與工藝結構也有密切關係。常見的ESD試驗等級為接觸放電：1級——2KV;2級——4KV;3級——6KV;4級——8KV;空氣放電：1級——2KV;2級——4KV;3級——8KV;4級——15KV。本人所處的醫療電子行業，產品的ESD試驗一般要達到第3等級，即接觸6KV
，空氣8KV。在整機ESD試驗方麵，本人也搞過了幾台不同型號的產品
，也算搞出了一點眉目
，總體的解決思想是把靜電流向地。
 

對裸露在外部的一些接口，像USB
、VGA、DC
、SD卡等等，對這些接口進行接觸放電時，靜電很容易就會“串”到(dao)電(dian)源(yuan)線(xian)上(shang)
，靜(jing)電(dian)由(you)本(ben)來(lai)的(de)共(gong)模(mo)變(bian)成(cheng)了(le)差(cha)模(mo)
，此(ci)時(shi)電(dian)源(yuan)上(shang)就(jiu)會(hui)產(chan)生(sheng)一(yi)個(ge)很(hen)高(gao)的(de)尖(jian)峰(feng)，很(hen)多(duo)芯(xin)片(pian)都(dou)承(cheng)受(shou)不(bu)了(le)，發(fa)生(sheng)死(si)機(ji)
，複(fu)位(wei)等(deng)問(wen)題(ti)。對(dui)於(yu)電(dian)源(yuan)VCC的ESD保護，可以並接TVS管來解決。TVS管與穩壓二極管很相似
，都有一個額定的電壓，不同的是它的響應速度特別快，對靜電有很好的泄放作用。例如對於USB接口(見圖1.1
、圖1.2)，VCC和外殼地之間並接5V的TVS管。相當於把電源和地鉗位在5V以內，這樣可以有效地把靜電電流導向地，達到效果很明顯。要注意的是布局布線的時候，TVS管要盡量靠近接口的位置
，TVS的陰極以最近的路徑接到接口的外殼地。
 

有些芯片很容易受靜電的影響，進行ESD試驗時，總是發生複位或者死掉。究其原因
，一般都是電源引腳受到幹擾。對此可以對其電源添加LC濾波。一般芯片的VDD管腳旁邊都會有一個去耦電容，但是這個去耦電容是沒有辦法有效攔截靜電的，甚至是幾十uF的de鉭tan電dian容rong並bing接jie小xiao電dian容rong，效xiao果guo仍reng舊jiu不bu佳jia。這zhe時shi候hou，如ru果guo再zai串chuan一yi個ge小xiao電dian感gan

，情qing況kuang就jiu得de到dao很hen好hao的de改gai觀guan。靜jing電dian放fang電dian會hui產chan生sheng一yi個ge尖jian峰feng，同tong屬shu於yu高gao頻pin幹gan擾rao
，LC可以很好地將高頻濾除，使通過電感之後的尖峰大大減弱，IC就不容易死機或者複位。本人有一次對整機EMC整改

，ESD試驗時，按鍵控製板的MCU老是複位。後來用示波器進行追蹤，發現是外部看門狗芯片發生複位，導致MCU複位。於是先在電源上並接TVS管，還是會複位;再在看門狗芯片VCC管腳旁並接22uF鉭電容，情況好一些，但還是會複位;最後再串接一個0.47uH的貼片電容，組成LC濾波(如圖3.1所示)。在+-6KV的ESD接觸放電下，就再也不會複位，而且工作正常。
 

 

想讓靜電得到釋放，就要保證良好的接地。對於醫療電子，一般的醫療電子產品比如監護儀
，機身後麵都會有一個等電位接地端。在做ESD試驗的時候，這個接地端也是要接大地的，這樣就有了一個靜電快速泄放的途徑。如圖5.1，假如主電路板分為三個模塊：電dian源yuan板ban，主zhu控kong板ban和he接jie口kou板ban，接jie口kou板ban的de接jie口kou外wai殼ke地di要yao和he信xin號hao地di分fen開kai，然ran後hou接jie口kou板ban的de外wai殼ke地di和he等deng電dian位wei端duan用yong粗cu導dao線xian相xiang連lian。係xi統tong的de信xin號hao地di可ke以yi從cong電dian源yuan板ban的de外wai殼ke地di與yu信xin號hao地di相xiang連lian然ran後hou共gong用yong一yi根gen粗cu導dao線xian與yu等deng電dian位wei端duan相xiang連lian。之zhi所suo以yi沒mei有you采cai用yong每mei塊kuai板ban都dou分fen別bie接jie到dao等deng電dian位wei端duan的de星xing形xing接jie地di方fang法fa，是shi因yin為wei星xing形xing接jie地di會hui形xing成cheng接jie地di環huan路lu，從cong而er增zeng加jia射she頻pin噪zao聲sheng和he容rong易yi受shou電dian磁ci幹gan擾rao。
 

從原理圖的設計到PCB的布局布線

，EMC的設計思想就不能離開我們的大腦。。設計出了好的原理圖
，如果PCB布(bu)局(ju)布(bu)線(xian)不(bu)當(dang)，那(na)麼(me)出(chu)來(lai)的(de)板(ban)子(zi)是(shi)失(shi)敗(bai)的(de)。如(ru)果(guo)芯(xin)片(pian)的(de)去(qu)耦(ou)電(dian)容(rong)離(li)芯(xin)片(pian)的(de)管(guan)腳(jiao)很(hen)遠(yuan)
，那(na)也(ye)就(jiu)失(shi)去(qu)了(le)去(qu)耦(ou)的(de)作(zuo)用(yong)。如(ru)果(guo)敏(min)感(gan)信(xin)號(hao)的(de)走(zou)線(xian)太(tai)長(chang)
，就(jiu)會(hui)引(yin)入(ru)意(yi)想(xiang)不(bu)到(dao)的(de)電(dian)磁(ci)幹(gan)擾(rao)。在(zai)抗(kang)ESD方麵，敏感的器件或者信號線(如reset)應該遠離PCB邊緣
，防止空氣放電直接幹擾到器件和信號線。PCB邊緣應該留有一定寬度的空隙或者鋪銅。