1．引言

印製線路板（PCB）shidianzichanpinzhongdianluyuanjianheqijiandezhichengjian，tatigongdianluyuanjianheqijianzhijiandedianqilianjie，shigezhongdianzishebeizuijibendezuchengbufen，tadexingnengzhijieguanxidaodianzishebeidezhilianghuokekaoxing。suizhedianzijishudefazhan，dianzishebeideyunxingsuduyuelaiyuekuai
，qixinhaoshangshengyan（或下降沿）在亞納秒範圍的數字電路也越來越普遍。與此同時，電路板上的電子器件密度越來越大，走線越來越窄，不可避免地會引入電磁兼容（EMC）、EMI（電磁騷擾）
、信號完整性（SI）、電源完整性（PI）問題。

ruguozaixinchanpindeyanfaguochengzhong
，jiyuqiucheng，yanyongyuanlaidipinhuodisudianlubandeshejijingyan，chanpindewendingxinghuokekaoxingkenenghencha，shenzhihennanshixianchanpindezhengchanggongneng。yigezhuoliedePCB布局、布(bu)線(xian)能(neng)導(dao)致(zhi)很(hen)多(duo)的(de)電(dian)磁(ci)兼(jian)容(rong)與(yu)信(xin)號(hao)完(wan)整(zheng)性(xing)問(wen)題(ti)

，而(er)不(bu)是(shi)消(xiao)除(chu)這(zhe)些(xie)問(wen)題(ti)。在(zai)很(hen)多(duo)例(li)子(zi)中(zhong)
，就(jiu)算(suan)加(jia)上(shang)濾(lv)波(bo)器(qi)和(he)元(yuan)器(qi)件(jian)也(ye)不(bu)能(neng)解(jie)決(jue)這(zhe)些(xie)問(wen)題(ti)。到(dao)最(zui)後(hou)，不(bu)得(de)不(bu)對(dui)整(zheng)個(ge)板(ban)子(zi)重(zhong)新(xin)布(bu)線(xian)。

有關資料顯示，90%的電磁兼容問題是由於電路板的布線和接地不當造成的[1]，良好的PCB設計，既能夠提高電子設備的抗幹擾性能，減小幹擾發射，提高傳輸信號的完整性，並且不增加電路板的生產成本。

高速印製電路板的電磁兼容設計的目的是使板上各部分電路之間沒有相互幹擾
，並使PCB對dui外wai的de傳chuan導dao發fa射she和he輻fu射she發fa射she盡jin可ke能neng降jiang低di，達da到dao有you關guan標biao準zhun要yao求qiu
，並bing確que保bao高gao速su信xin號hao有you較jiao好hao的de信xin號hao完wan整zheng性xing
，以yi及ji獲huo得de良liang好hao的de電dian源yuan完wan整zheng性xing。因yin此ci，學xue習xi和he運yun用yong電dian磁ci兼jian容rong與yu信xin號hao完wan整zheng性xing知zhi識shi，對dui於yu高gao速su印yin製zhi電dian路lu板ban設she計ji來lai說shuo
，非fei常chang有you意yi義yi。

在高速印製電路板的電磁兼容設計中，重點注意周期性時鍾信號、高速信號、混合數/模電路、高速信號線的信號完整性、供電電源的電源完整性設計，以及I/O端的接地與濾波設計。

2．布局設計

印製電路板上元器件布局不當是引發幹擾的重要因素,所以應全麵考慮電路結構,合理布置板上元器件。首先根據元器件布置需要確定印製電路板的大小和形狀。尺寸過大會使印製導線加長,增加阻抗,降低噪聲容限;尺寸過小不利於散熱,鄰近導線、器件易發生感應。

在板上布置元器件,原則上應將輸入輸出部分

，分別布置在板的兩極端;電路中相互關聯的元器件盡量靠近,以縮短元器件之間連接導線的距離;工作頻率接近或工作電平相差大的元器件應相距遠些,以免相互幹擾，例如常用的以單片機為核心的小型開發係統電路,在設計和繪製印製電路板圖時,宜將時鍾發生器、振蕩器等易產生噪聲的器件相互靠近布置,將有關邏輯電路部分盡量遠離一些。同時,考慮印製電路板在櫃內的安裝方式,最好將ROM、RAM、功率輸出器件及電源等易發熱元器件布置在板的邊緣或偏上方部位,以利於散熱。

在板上布置邏輯電路,原則上應在輸出端附近放置高速電路,例如光電隔離器等,稍遠處放置低速電路和存儲器等,以便處理公共阻抗耦合
、輻射和串擾等問題;在輸入輸出端放置緩衝器,用於板間信號傳送,可有效防止噪聲幹擾。

電子設備中數字電路、模擬電路以及電源電路的元件布局和布線其特點各不相同
，它們產生的幹擾以及抑製幹擾的方法不相同。

此外高頻、低頻電路由於頻率不同，其幹擾以及抑製幹擾的方法也不相同。

所以在元件布局時，應該將數字電路、模擬電路以及電源電路分別放置，將高頻電路與低頻電路分開。

有條件的應使之各自隔離或單獨做成一塊電路板。此外，布局中還應特別注意強、弱信號的器件分布及信號傳輸方向途徑等問題。

板上裝有高壓
、大功率器件時,與低壓、小功率器件應保持一定間距,盡量分開布線。

在印製板布置高速、中速和低速邏輯電路時，應按照下圖所示的方式排列元器件。
 
                             
                                                                圖1

在zai元yuan器qi件jian布bu置zhi方fang麵mian與yu其qi它ta邏luo輯ji電dian路lu一yi樣yang，應ying把ba相xiang互hu有you關guan的de器qi件jian盡jin量liang放fang得de靠kao近jin些xie，這zhe樣yang可ke以yi獲huo得de較jiao好hao的de抗kang噪zao聲sheng效xiao果guo與yu信xin號hao完wan整zheng性xing。元yuan件jian在zai印yin刷shua線xian路lu板ban上shang排pai列lie的de位wei置zhi要yao充chong分fen考kao慮lvEMC與SI問題。

原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數字電路部分
，噪聲源部分（如繼電器，大電流開關等）這三部分合理地分開，使相互間的信號耦合為最小，如上圖所示。

時鍾發生器、晶振和CPU的時鍾輸入端都易產生噪聲，要相互靠近些。易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。如有可能，應另做電路板
，這一點十分重要。

下一頁：特殊元件放置和PCB元器件通用布局要求
[page]

2.1 特殊元件放置注意原則

（1）jinkenengsuoduangaopinyuanqijianzhijiandelianxian，shefajianshaotamendefenbucanshuhexianghujiandedianciganrao。yishouganraodeyuanqijianbunengxianghuaidetaijin，shuruheshuchuyuanjianyingjinliangyuanli。
（2）某(mou)些(xie)元(yuan)器(qi)件(jian)或(huo)導(dao)線(xian)之(zhi)間(jian)可(ke)能(neng)有(you)較(jiao)高(gao)的(de)電(dian)位(wei)差(cha)，應(ying)加(jia)大(da)它(ta)們(men)之(zhi)間(jian)的(de)距(ju)離(li)，以(yi)免(mian)放(fang)電(dian)引(yin)出(chu)意(yi)外(wai)短(duan)路(lu)。帶(dai)高(gao)電(dian)壓(ya)的(de)元(yuan)器(qi)件(jian)應(ying)盡(jin)量(liang)布(bu)置(zhi)在(zai)調(tiao)試(shi)時(shi)手(shou)不(bu)易(yi)觸(chu)及(ji)的(de)地(di)方(fang)。
（3）重量超過15g的元器件
、應當用支架加以固定，然後焊接。那些又大又重、發熱量多的元器件

，不宜裝在印製板上

，而應裝在整機的機箱底板上

，且應考慮散熱問題。熱敏元件應遠離大功率、大電流等發熱元件。

2.2 功能分區

（1）按照電路的流向安排各個功能電路單元的位置
，使布局便於信號流通
，並使信號盡可能保持一致的方向。
（2）以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻
、整齊、緊湊地排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。

2.3  PCB元器件通用布局要求

電路元件和信號通路的布局必須最大限度地減少無用信號的相互耦合：

（1）低電子信號通道不能靠近高電平信號通道和無濾波的電源線
，包括能產生瞬態過程的電路。
（2）將低電平的模擬電路和數字電路分開，避免模擬電路、數字電路和電源公共回線產生公共阻抗耦合。
（3）高、中、低速邏輯電路在PCB上要用不同區域。
（4）使得信號線長度最小。
（5）保證相鄰板之間、同一板相鄰層麵之間
、同一層麵相鄰布線之間不能有過長的平行信號線。
（6）電磁幹擾（EMI）濾波器要盡可能靠近EMI源
，並放在同一塊線路板上。
（7）DC/DC變換器
、開關元件和整流器應盡可能靠近變壓器放置
，以使其導線長度最小。
（8）盡可能靠近整流二極管放置調壓元件和濾波電容器。
（9）印製板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
（10）對噪聲敏感的布線不要與大電流，高速開關線平行。

3．布線

下一頁：走線的高頻特性和分割
[page]

3.1 走線的高頻特性

PCB上的走線是有阻抗
、電容和電感特性的。

在高頻情況下，印刷線路板上的走線

、過孔、電阻、電容
、接jie插cha件jian的de分fen布bu電dian感gan與yu電dian容rong等deng不bu可ke忽hu略lve。電dian容rong的de分fen布bu電dian感gan不bu可ke忽hu略lve，電dian感gan的de分fen布bu電dian容rong不bu可ke忽hu略lve。電dian阻zu會hui產chan生sheng對dui高gao頻pin信xin號hao的de反fan射she和he吸xi收shou。走zou線xian的de分fen布bu電dian容rong也ye會hui起qi作zuo用yong。當dang走zou線xian長chang度du大da於yu噪zao聲sheng頻pin率lv相xiang應ying波bo長chang的de1/20時，就產生天線效應
，噪聲通過走線向外發射。

印刷線路板的過孔大約引起0.5pF的電容。一個集成電路本身的封裝材料引入2~6pF電容。一個線路板上的接插件，有520nH的分布電感。一個雙列直插的24引腳集成電路插座


，引入4~18nH的分布電感。

這些小的分布參數對於運行在較低頻率下的微控製器係統是可以忽略不計的，但對於高速係統必須予以特別注意。

避免PCB走線分布參數影響的措拖如下：

（1）增大走線的間距以減少電容耦合的串擾
，遵循3W原則；
（2）平行地布電源線和地線以使PCB電容達到最佳
；
（3）將敏感的高頻線布在遠離高噪聲電源線的地方以減少相互之間的耦合；
（4）加寬電源線和地線以減少電源線和地線的阻抗。

3.2 分割

分割是指用物理上的分割來減少不同類型線之間的耦合，尤其是通過電源線和地線的耦合。

圖2給出了用分割技術將4個不同類型的電路分割開的例子。在地線麵，非金屬的溝用來隔離四個地線麵。L和C作為板子上的每一部分的過濾器，減少不同電路電源麵間的耦合。
高速數字電路由於其更高的瞬時功率需求而要求放在靠近電源入口處。接口電路可能會需要抗靜電放電（ESD）和暫態抑製的器件或電路來提高其電磁抗擾性，應獨立分割區域。對於L和C來說，最好不同分割區域使用各自的L和C

，而不是用一個大的L和C
，因為這樣它便可以為不同的電路提供不同的濾波特性。

             
                                                              圖2 PCB地線分割

下一頁：布線分離和反射幹擾抑製
[page]

3.3 基準麵的射頻電流抑製

不管是對多層PCB的基準接地層還是單層PCB的地線，電流的路徑總是從負載回到電源。返回通路的阻抗越低
，PCBdediancijianrongxingnengyuehao。youyuliudongzaifuzaihedianyuanzhijiandeshepindianliudeyingxiang，changdefanhuitonglujiangzaibicizhijianchanshengshepinouhe，yincifanhuitongluyingdangjinkenengdeduan


，huanluquyuyingdangjinkenengdexiao。

3.4 布線分離

布線分離的作用是將PCB同一層內相鄰線路之間的串擾和噪聲耦合最小化。

所有的信號（時鍾，視頻，音頻，複位等等）在線與線、bianyandaobianyanjianyingzaikongjianshangyuanli。weilejinyibudejianxiaodianciouhe
，jiangjizhundibufangzaiguanjianxinhaofujinhuozhijianyigeliqitaxinhaoxianshangchanshengdehuoxinhaoxianxianghuzhijianchanshengdeouhezaosheng。

3.5 電源線設計

根據印製線路板電流的大小，盡量加粗電源線寬度

，減少環路電阻。同時
、使電源線
、地線的走向和數據傳遞的方向一致，這樣有助於增強抗噪聲能力。

3.6 反射幹擾抑製

為了抑製出現在印製線終端的反射幹擾
，除了特殊需要之外
，應盡可能縮短印製線的長度和采用慢速電路。

必要時可加終端匹配。終端匹配方法比較多，常見終端匹配方法見圖3所示。根據經驗，對一般速度較快的TTL電路，其印製線條長於10cm以上時就應采用終端匹配措施。匹配電阻的阻值應根據集成電路的輸

出驅動電流及吸收電流的最大值來決定。時鍾信號較多采用串聯匹配，見圖4所示。
 
                             
                                                                  圖3：常用終端匹配方法

                                        
                                                                           圖4：時鍾信號的匹配
下一頁：保護與分流線路、去耦
[pege]

3.7 保護與分流線路

zaishizhongdianluzhong，jubuquoudianrongduiyujianshaoyanzhedianyuanganxiandezaoshengchuanboyouzhefeichangzhongyaodezuoyong。danshishizhongxiantongyangxuyaobaohuyimianshouqitadianciganraoyuandeganrao

，fouze
，shouraoshizhongxinhaojiangzaidianludeqitadifangyinqiwenti。

設置分流和保護線路是對關鍵信號（比如：對在一個充滿噪聲的環境中的係統時鍾信號）進行隔離和保護的非常有效的方法。PCBneidefenliuhuozhebaohuxianlushiyanzheguanjianxinhaodexianluliangbianbufanggelibaohuxian。baohuxianlubujingelileyouqitaxinhaoxianshangchanshengdeouhecitong，erqieyejiangguanjianxinhaocongyuqitaxinhaoxiandeouhezhonggelikailai。

分流線路和保護線路之間的不同之處在於分流線路不必兩端端接（與地連接），但是保護線路的兩端都必須連接到地。為了進一步的減少耦合，多層PCB中的保護線路可以每隔一段就加上到地的通路。

3.8 去耦

在zai直zhi流liu電dian源yuan回hui路lu中zhong
，負fu載zai的de變bian化hua會hui引yin起qi電dian源yuan噪zao聲sheng。例li如ru在zai數shu字zi電dian路lu中zhong，當dang電dian路lu從cong一yi個ge狀zhuang態tai轉zhuan換huan為wei另ling一yi種zhong狀zhuang態tai時shi，就jiu會hui在zai電dian源yuan線xian上shang產chan生sheng一yi個ge很hen大da的de尖jian峰feng電dian流liu，形xing成cheng瞬shun變bian的de噪zao聲sheng電dian壓ya。局ju部bu去qu耦ou能neng夠gou減jian少shao沿yan著zhe電dian源yuan幹gan線xian的de噪zao聲sheng傳chuan播bo。連lian接jie著zhe電dian源yuan輸shu入ru口kou與yuPCB之間的大容量旁路電容起著一個低頻騷擾濾波器的作用
，同時作為一個電能貯存器以滿足突發的功率需求。此外，在每個IC的電源和地之間都應當有去耦電容，這些去耦電容應該盡可能的接近IC引腳
，這將有助於濾除IC的開關噪聲。

配置去耦電容可以抑製因負載變化而產生的噪聲
，是印製線路板的可靠性設計的一種常規做法

，配置原則如下：

（1）電源輸入端跨接10~100μF的電解電容器。如有可能，接100μF以上的更好。
（2）原則上每個集成電路芯片都應布置一個0.01μF的瓷片電容
，如遇印製板空隙不夠，可每4~8個芯片布置一個1~10μF的鉭電容。這種器件的高頻阻抗特別小，在500kHz～20MHz範圍內阻抗小於1Ω，而且漏電流很小（0.5μA以下）。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種結構在高頻時表現為電感。
（3）對於抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入高頻退耦電容。
（4）電容引線不能太長，尤其是高頻旁路電容不能有引線。

去耦電容值的選取並不嚴格，可按C=1/f計算：即10MHz取0.1μF。對微控製器構成的係統
，取0.1~0.01μF之間都可以。好的高頻去耦電容可以去除高到1GHz的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。

此外

，還應注意以下兩點：
（1）在印製板中有接觸器
、繼電器、按鈕等元件時．操作它們時均會產生較大火花放電，必須采用RC吸收電路來吸收放電電流。一般R取1~2kΩ，C取2.2~4.7μF。
（2） CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要通過電阻接地或接正電源。

3.9 布線技術：

下一頁：十大布線技術
[page]
3.9.1 過孔

過孔一般被使用在多層印製線路板中。

當是高速信號時
，過孔產生1到4nH的電感和0.3到0.5pF的電容。因此，當鋪設高速信號通道時，過孔應該被保持絕對的最少。對於高速的並行線（如地址和數據線），如果層的改變是不可避免
，應該確保每根信號線的過孔數一樣。

3.9.2   45度角的路徑

與yu過guo孔kong相xiang似si
，直zhi角jiao的de轉zhuan彎wan路lu徑jing應ying該gai被bei避bi免mian，因yin為wei它ta在zai內nei部bu的de邊bian緣yuan能neng產chan生sheng集ji中zhong的de電dian場chang。該gai場chang能neng耦ou合he較jiao強qiang噪zao聲sheng到dao相xiang鄰lin路lu徑jing，因yin此ci，當dang轉zhuan動dong路lu徑jing時shi全quan部bu的de直zhi角jiao路lu徑jing應ying該gai采cai用yong45度。圖5是45度路徑的一般規則。

3.9.3 短截線

如圖 6所(suo)示(shi)短(duan)截(jie)線(xian)會(hui)產(chan)生(sheng)反(fan)射(she)，同(tong)時(shi)也(ye)潛(qian)在(zai)增(zeng)加(jia)輻(fu)射(she)天(tian)線(xian)的(de)可(ke)能(neng)。雖(sui)然(ran)短(duan)截(jie)線(xian)長(chang)度(du)可(ke)能(neng)不(bu)是(shi)任(ren)何(he)係(xi)統(tong)已(yi)知(zhi)信(xin)號(hao)波(bo)長(chang)的(de)四(si)分(fen)之(zhi)一(yi)整(zheng)數(shu)

，但(dan)是(shi)附(fu)帶(dai)的(de)輻(fu)射(she)可(ke)能(neng)在(zai)短(duan)截(jie)線(xian)上(shang)產(chan)生(sheng)振(zhen)蕩(dang)。因(yin)此(ci)，避(bi)免(mian)在(zai)傳(chuan)送(song)高(gao)頻(pin)率(lv)和(he)敏(min)感(gan)的(de)信(xin)號(hao)路(lu)徑(jing)上(shang)使(shi)用(yong)短(duan)截(jie)線(xian)。

3.9.4 樹型信號線排列

雖然樹型排列適用於多個PCB印製線路板的地線連接
，但它帶有能產生多個短截線的信號路徑。因此
，應該避免用樹型排列高速和敏感的信號線。

3.9.5 輻射型信號線排列

fushexingxinhaopailietongchangyouzuiduandelujing，yijichanshengcongyuandiandaojieshouqidezuixiaoyanchi，danshizheyenengchanshengduogefanshehefusheganrao，suoyiyinggaibimianyongfushexingpailiegaosuheminganxinhaoxian。

3.9.6 不變的路徑寬度

信號路徑的寬度從驅動到負載應該是常數。改變路徑寬度時路徑阻抗（電阻，電感，和電容）會產生改變，從而產生反射和造成線路阻抗不平衡。所以最好保持路徑寬度不變。

3.9.7 洞和過孔密集

經過電源和地層的過孔的密集會在接近過孔的地方產生局部化的阻抗差異。這個區域不僅成為信號活動的“熱點”
，而且供電麵在這點是高阻，影響射頻電流傳遞。

3.9.8 切分孔隙

與洞和過孔密集相同，電源層或地線層切分孔隙（即長洞或寬通道）會在電源層和地層範圍內產生不一致的區域
，就像絕緣層一樣減少他們的效力，也局部性地增加了電源層和地層的阻抗。

3.9.9 接地金屬化填充區

所有的金屬化填充區應該被連接到地，否則
，這些大的金屬區域能充當輻射天線。

3.9.10 最小化環麵積

保(bao)持(chi)信(xin)號(hao)路(lu)徑(jing)和(he)它(ta)的(de)地(di)返(fan)回(hui)線(xian)緊(jin)靠(kao)在(zai)一(yi)起(qi)將(jiang)有(you)助(zhu)於(yu)最(zui)小(xiao)化(hua)地(di)環(huan)，因(yin)而(er)，也(ye)避(bi)免(mian)了(le)潛(qian)在(zai)的(de)天(tian)線(xian)環(huan)。對(dui)於(yu)高(gao)速(su)單(dan)端(duan)信(xin)號(hao)，有(you)時(shi)如(ru)果(guo)信(xin)號(hao)路(lu)徑(jing)沒(mei)有(you)沿(yan)著(zhe)低(di)阻(zu)的(de)地(di)層(ceng)走(zou)

，地(di)線(xian)回(hui)路(lu)可(ke)能(neng)也(ye)必(bi)須(xu)沿(yan)著(zhe)信(xin)號(hao)路(lu)徑(jing)流(liu)動(dong)來(lai)布(bu)置(zhi)。

3.10 其它布線策略：

下一頁：布線注意事項
[page]

caiyongpingxingzouxiankeyijianshaodaoxiandiangan，dandaoxianzhijiandehuganhefenbudianronghuizengjia，ruguobujuyunxu

，dianyuanxianhedixianzuihaocaiyongjingzixingwangzhuangbuxianjiegou，jutizuofashiyinzhibandeyimianhengxiangbuxian
，lingyimianzongxiangbuxian，ranhouzaijiaochakongchuyongjinshuhuakongxianglian。

為(wei)了(le)抑(yi)製(zhi)印(yin)製(zhi)板(ban)導(dao)線(xian)之(zhi)間(jian)的(de)串(chuan)擾(rao)
，在(zai)設(she)計(ji)布(bu)線(xian)時(shi)應(ying)盡(jin)量(liang)避(bi)免(mian)長(chang)距(ju)離(li)的(de)平(ping)行(xing)走(zou)線(xian)
，盡(jin)可(ke)能(neng)拉(la)開(kai)線(xian)與(yu)線(xian)之(zhi)間(jian)的(de)距(ju)離(li)，信(xin)號(hao)線(xian)與(yu)地(di)線(xian)及(ji)電(dian)源(yuan)線(xian)盡(jin)可(ke)能(neng)不(bu)交(jiao)叉(cha)。在(zai)一(yi)些(xie)對(dui)幹(gan)擾(rao)十(shi)分(fen)敏(min)感(gan)的(de)信(xin)號(hao)線(xian)之(zhi)間(jian)設(she)置(zhi)一(yi)根(gen)接(jie)地(di)的(de)印(yin)製(zhi)線(xian)，可(ke)以(yi)有(you)效(xiao)地(di)抑(yi)製(zhi)串(chuan)擾(rao)。

3.10.1 布線注意事項

為了避免高頻信號通過印製導線時產生的電磁輻射，在印製線路板布線時
， 需注意以下幾點：

(1) 布線盡可能把同一輸出電流而方向相反的信號利用平行布局方式來消除磁場幹擾。
(2) 盡量減少印製導線的不連續性，例如導線寬度不要突變


，導線的拐角應大於90度，禁止環狀走線等。
(3) 時鍾信號引線最容易產生電磁輻射幹擾，走線時應與地線回路相靠近。
(4) 總線驅動器應緊挨其欲驅動的總線。對於那些離開印製線路板的引線，驅動器應緊緊挨著連接器。
(5) youyushunbiandianliuzaiyinzhixiantiaoshangsuochanshengdechongjiganraozhuyaoshiyouyinzhidaoxiandedianganchengfenzaochengde，yinciyingjinliangjianxiaoyinzhidaoxiandedianganliang。yinzhidaoxiandedianganliangyuqichangduchengzhengbi，yuqikuanduchengfanbi
，yinerduanerjingdedaoxianduiyizhiganraoshiyoulide。shizhongyinxian、行驅動器或總線驅動器的信號線常常載有大的瞬變電流
，印製導線要盡可能短。對於分立元件電路，印製導線寬度在1.5mm左右時，即可完全滿足要求；對於集成電路，印製導線寬度可在0.2～1.0mm之間選擇。
(6) 發fa熱re元yuan件jian周zhou圍wei或huo大da電dian流liu通tong過guo的de引yin線xian盡jin量liang避bi免mian使shi用yong大da麵mian積ji銅tong箔bo
，否fou則ze

，長chang時shi間jian受shou熱re時shi
，易yi發fa生sheng銅tong箔bo膨peng脹zhang和he脫tuo落luo現xian象xiang。必bi須xu用yong大da麵mian積ji銅tong箔bo時shi
，最zui好hao用yong柵zha格ge狀zhuang
，這zhe樣yang有you利li於yu排pai除chu銅tong箔bo與yu基ji板ban間jian粘zhan合he劑ji受shou熱re產chan生sheng的de揮hui發fa性xing氣qi體ti。
(7) 焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小於(d+1.2) mm，其中d為引線孔徑。對高密度的數字電路

，焊盤最小直徑可取(d+1.0)mm。

3.10.2 印刷線路板的布線還要注意以下問題：

(1) 專用零伏線
，電源線的走線寬度≥1mm
；
(2) 電源線和地線盡可能靠近，以便使分布線電流達到均衡；
(3) 要為模擬電路專門提供一根零伏線

；
(4) 為減少線間串擾，必要時可增加印刷線條間距離
；
(5) 有意安插一些零伏線作為線間隔離；
(6) 印刷電路的插頭也要多安排一些零伏線作為線間隔離
；
(7) 特別注意電流流通中的導線環路尺寸
；
(8) 如有可能
，在控製線（於印刷板上）的入口處加接R-C濾波器去耦，以便消除傳輸中可能出現的幹
擾因素。

下頁內容：PCB布線通用規則
[page]
3.11 PCB布線通用規則：

在設計印製線路板時
，應注意以下幾點：

(1) 從減小輻射騷擾的角度出發，應盡量選用多層板，內層分別作電源層

、地線層，用以降低供電線路阻抗，抑製公共阻抗噪聲，對信號線形成均勻的接地麵
，加大信號線和接地麵間的分布電容
，抑製其向空間
輻射的能力。
(2) 電源線
、地線

、印製板走線對高頻信號應保持低阻抗。在頻率很高的情況下，電源線、地線、或印製板走線都會成為接收與發射騷擾的小天線。降低這種騷擾的方法除了加濾波電容外，更值得重視的是減小電源線、地線及其他印製板走線本身的高頻阻抗。因此，各種印製板走線要短而粗，線條要均勻。
(3) 電源線、地線及印製導線在印製板上的排列要恰當
，盡量做到短而直，以減小信號線與回線之間所形成的環路麵積。
(4) 時鍾發生器盡量靠近到用該時鍾的器件。
(5) 石英晶體振蕩器外殼要接地。
(6) 用地線將時鍾區圈起來，時鍾線盡量短。
(7) 印製板盡量使用45°折線而不用90°折線布線以減小高頻信號對外的發射與耦合。
(8) 單麵板和雙麵板用單點接電源和單點接地；電源線、地線盡量粗。
(9) I/O驅動電路盡量靠近印刷板邊的接插件，讓其盡快離開印刷板。
(10) 關鍵的線要盡量粗
，並在兩邊加上保護地。高速線要短而直。
(11) 元件引腳盡量短，去耦電容引腳盡量短，去耦電容最好使用無引線的貼片電容。
(12) 對A/D類器件
，數字部分與模擬部分地線寧可統一也不要交叉。
(13) 時鍾、總線、片選信號要遠離I/O線和接插件。
(14) 模擬電壓輸入線

、參考電壓端要盡量遠離數字電路信號線
，特別是時鍾。
(15) 時鍾線垂直於I/O線比平行I/O線幹擾小，時鍾元件引腳需遠離I/O電纜。
(16) 石英晶體下麵以及對噪聲敏感的器件下麵不要走線。
(17) 弱信號電路
，低頻電路周圍不要形成電流環路。
(18) 任何信號都不要形成環路
，如不可避免，讓環路區盡量小。

下頁內容：去耦電容走線實例分析
[page]

3.12 去耦電容走線實例分析

減少高速電路或芯片噪聲幹擾的一個重點就是旁路電容，電容的走線設計關係到其實際的去耦效果[2]，實例如下：
 
                            
（1）VCC和GND通向電源，噪聲電流未經過去耦電容，去耦電容不起作用。
 
                       
（2）GND將噪聲導入係統GND中
，噪聲電流部分通過去耦電容
，去耦電容效果微弱。
 
                            
（3）GND將噪聲導入係統GND中，噪聲電流部分通過去耦電容，去耦電容效果微弱
 
                                  
（4）VCC和GND通向電源
，噪聲未經過去耦電容
，去耦電容不起效果
 
                                 
（5）GND未短接入去耦電容，在GND與去耦電容之間存在高頻阻抗
，去耦電容效果較差。
 
                               
（6）去耦電容被正確連接到CPU和電源，高頻幹頻電流將經由去耦電容，去耦效果最好。

下頁內容：PCB板的地線設計
[page]
4．PCB板的地線設計

在zai電dian子zi設she備bei中zhong，接jie地di是shi控kong製zhi幹gan擾rao的de重zhong要yao方fang法fa。如ru能neng將jiang接jie地di和he屏ping蔽bi正zheng確que結jie合he起qi來lai使shi用yong，可ke解jie決jue大da部bu分fen幹gan擾rao問wen題ti。電dian子zi設she備bei中zhong地di線xian結jie構gou大da致zhi有you係xi統tong地di、機殼地（屏蔽地）、數字地（邏輯地）和模擬地等。

在 PCB板的地線設計中
，接地技術既應用於多層PCB
，也應用於單層PCB。接地技術的目標是最小化接地阻抗，從此減少從電路返回到電源之間的接地回路的電勢。

(1) 正確選擇單點接地與多點接地

在低頻電路中，信號的工作頻率小於1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對幹擾影響較大，因而應采用一點接地。當信號工作頻率大於10MHz時，地線阻抗變得很大

，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1~10MHz時，如果采用一點接地
，其地線長度不應超過波長的1/20，否則應采用多點接地法。高頻電路宜采用多點串聯接地，地線應短而粗，高頻元件周圍盡量布置柵格狀大麵積接地銅箔。

(2) 將數字電路與模擬電路分開

電dian路lu板ban上shang既ji有you高gao速su邏luo輯ji電dian路lu，又you有you線xian性xing電dian路lu
，應ying使shi它ta們men盡jin量liang分fen開kai，而er兩liang者zhe的de地di線xian不bu要yao相xiang混hun

，分fen別bie與yu電dian源yuan端duan地di線xian相xiang連lian。要yao盡jin量liang加jia大da線xian性xing電dian路lu的de接jie地di麵mian積ji。

(3) 盡量加粗接地線

ruojiedixianhenxi，jiedidianweizesuidianliudebianhuaerbianhua，zhishidianzishebeidedingshixinhaodianpingbuwen
，kangzaoshengxingnengbianhuai。yinciyingjiangjiedixianjinliangjiacu，shitanengtongguosanbeiyuyinzhixianlubandeyunxudianliu。ruyoukeneng，jiedixiandekuanduyingdayu3mm。

(4) 將接地線構成閉環路

設計隻由數字電路組成的印製線路板的地線係統時，將接地線做成閉環路可以明顯的提高抗噪聲能力。其原因在於：印(yin)製(zhi)線(xian)路(lu)板(ban)上(shang)有(you)很(hen)多(duo)集(ji)成(cheng)電(dian)路(lu)元(yuan)件(jian)，尤(you)其(qi)遇(yu)有(you)耗(hao)電(dian)多(duo)的(de)元(yuan)件(jian)時(shi)，因(yin)受(shou)接(jie)地(di)線(xian)粗(cu)細(xi)的(de)限(xian)製(zhi)，會(hui)在(zai)地(di)結(jie)上(shang)產(chan)生(sheng)較(jiao)大(da)的(de)電(dian)位(wei)差(cha)，引(yin)起(qi)抗(kang)噪(zao)聲(sheng)能(neng)力(li)下(xia)降(jiang)，若(ruo)將(jiang)接(jie)地(di)結(jie)構(gou)成(cheng)環(huan)路(lu)，則(ze)會(hui)縮(suo)小(xiao)電(dian)位(wei)差(cha)值(zhi)
，提(ti)高(gao)電(dian)子(zi)設(she)備(bei)的(de)抗(kang)噪(zao)聲(sheng)能(neng)力(li)。

(5) 當采用多層線路板設計時，可將其中一層作為“全地平麵”，這樣可減少接地阻抗
，同時又起到屏蔽作用。我們常常在印製板周邊布一圈寬的地線
，也是起著同樣的作用。

(6) 單層PCB的接地線

在單層（單麵）PCB中，接地線的寬度應盡可能的寬，且至少應為1.5mm(60mil)。由於在單層PCB上無法實現星形布線
，因此跳線和地線寬度的改變應當保持為最低，否則將引起線路阻抗與電感的變化。

(7) 雙層PCB的接地線

在雙層（雙麵）PCB中，對於數字電路優先使用地線柵格/點陣布線

，這種布線方式可以減少接地阻抗、接地回路和信號環路。像在單層PCB中那樣
，地線和電源線的寬度最少應為1.5mm。另ling外wai的de一yi種zhong布bu局ju是shi將jiang接jie地di層ceng放fang在zai一yi邊bian，信xin號hao和he電dian源yuan線xian放fang於yu另ling一yi邊bian。在zai這zhe種zhong布bu置zhi方fang式shi中zhong將jiang進jin一yi步bu減jian少shao接jie地di回hui路lu和he阻zu抗kang。此ci時shi，去qu耦ou電dian容rong可ke以yi放fang置zhi在zai距ju離liIC供電線和接地層之間盡可能近的地方。

(8) PCB電容

在多層板上，由分離電源麵和地麵的絕緣薄層產生了PCB電容。在單層板上，電源線和地線的平行布放__也將存在這種電容效應。PCB電dian容rong的de一yi個ge優you點dian是shi它ta具ju有you非fei常chang高gao的de頻pin率lv響xiang應ying和he均jun勻yun的de分fen布bu在zai整zheng個ge麵mian或huo整zheng條tiao線xian上shang的de低di串chuan連lian電dian感gan，它ta等deng效xiao於yu一yi個ge均jun勻yun分fen布bu在zai整zheng個ge板ban上shang的de去qu耦ou電dian容rong。沒mei有you任ren何he一yi個ge單dan獨du的de分fen立li元yuan件jian具ju有you這zhe個ge特te性xing。

(9) 高速電路與低速電路

布放高速電路和元件時應使其更接近接地麵，而低速電路和元件應使其接近電源麵。

(10) 地的銅填充

在某些模擬電路中
，沒有用到的電路板區域是由一個大的接地麵來覆蓋


，以此提供屏蔽和增加去耦能力。但是假如這片銅區是懸空的（比如它沒有和地連接），那麼它可能表現為一個天線
，並將導致電磁兼容問題。

(11) 多層PCB中的接地麵和電源麵

在多層PCB中，推薦把電源麵和接地麵盡可能近的放置在相鄰的層中，以便在整個板上產生一個大的PCB電容。速度最快的關鍵信號應當臨近接地麵的一邊，非關鍵信號則布置靠近電源麵。

(12) 電源要求

當電路需要不止一個電源供給時，采用接地將每個電源分離開。但是在單層PCB中zhong多duo點dian接jie地di是shi不bu可ke能neng的de。一yi種zhong解jie決jue方fang法fa是shi把ba從cong一yi個ge電dian源yuan中zhong引yin出chu的de電dian源yuan線xian和he地di線xian同tong其qi他ta的de電dian源yuan線xian和he地di線xian分fen隔ge開kai，這zhe同tong樣yang有you助zhu於yu避bi免mian電dian源yuan之zhi間jian的de噪zao聲sheng耦ou合he。

下頁內容：模擬數字混合線路板的設計
[page]

5．模擬數字混合線路板的設計

如何降低數字信號和模擬信號間的相互幹擾呢？有兩個基本原則：第一個原則是盡可能減小電流環路的麵積
；第二個原則是係統隻采用一個參考麵。相反
，如果係統存在兩個參考麵，就可能形成一個偶極天線(注：小型偶極天線的輻射大小與線的長度、流過的電流大小以及頻率成正比)
；而如果信號不能通過盡可能小的環路返回，就可能形成一個大的環狀天線(注：小型環狀天線的輻射大小與環路麵積、流過環路的電流大小以及頻率的平方成正比)。

在設計中要盡可能避免這兩種情況。

有(you)人(ren)建(jian)議(yi)將(jiang)混(hun)合(he)信(xin)號(hao)電(dian)路(lu)板(ban)上(shang)的(de)數(shu)字(zi)地(di)和(he)模(mo)擬(ni)地(di)分(fen)割(ge)開(kai)
，這(zhe)樣(yang)能(neng)實(shi)現(xian)數(shu)字(zi)地(di)和(he)模(mo)擬(ni)地(di)之(zhi)間(jian)的(de)隔(ge)離(li)。盡(jin)管(guan)這(zhe)種(zhong)方(fang)法(fa)可(ke)行(xing)，但(dan)是(shi)存(cun)在(zai)很(hen)多(duo)潛(qian)在(zai)的(de)問(wen)題(ti)，在(zai)複(fu)雜(za)的(de)大(da)型(xing)係(xi)統(tong)中(zhong)問(wen)題(ti)尤(you)其(qi)突(tu)出(chu)。最(zui)關(guan)鍵(jian)的(de)問(wen)題(ti)是(shi)不(bu)能(neng)跨(kua)越(yue)分(fen)割(ge)間(jian)隙(xi)布(bu)線(xian)，一(yi)旦(dan)跨(kua)越(yue)了(le)分(fen)割(ge)間(jian)隙(xi)布(bu)線(xian)，電(dian)磁(ci)輻(fu)射(she)和(he)信(xin)號(hao)串(chuan)擾(rao)都(dou)會(hui)急(ji)劇(ju)增(zeng)加(jia)。在(zai)PCB設計中最常見的問題就是信號線跨越分割地或電源而產生EMI問題。

lejiedianliuhuiliudaodidelujinghefangshishiyouhuahunhexinhaodianlubanshejideguanjian。xuduoshejigongchengshijinjinkaolvxinhaodianliucongnaerliuguo，erhulveledianliudejutilujing。ruguobixuduidixiancengjinxingfenge
，erqiebixutongguofengezhijiandejianxibuxian，keyixianzaibeifengededizhijianjinxingdandianlianjie
，xingchenglianggedizhijiandelianjieqiao，ranhoutongguogailianjieqiaobuxian。zheyang，zaimeiyigexinhaoxiandexiafangdounenggoutigongyigezhijiededianliuhuiliulujing，congershixingchengdehuanlumianjihenxiao。

采用光隔離器件或變壓器也能實現信號跨越分割間隙。對於前者

，跨越分割間隙的是光信號

；在采用變壓器的情況下
，跨越分割間隙的是磁場。還有一種可行的辦法是采用差分信號：信號從一條線流入從另外一條信號線返回，這種情況下，不需要地作為回流路徑。

在實際工作中一般傾向於使用統一地，將PCB分(fen)區(qu)為(wei)模(mo)擬(ni)部(bu)分(fen)和(he)數(shu)字(zi)部(bu)分(fen)。模(mo)擬(ni)信(xin)號(hao)在(zai)電(dian)路(lu)板(ban)所(suo)有(you)層(ceng)的(de)模(mo)擬(ni)區(qu)內(nei)布(bu)線(xian)，而(er)數(shu)字(zi)信(xin)號(hao)在(zai)數(shu)字(zi)電(dian)路(lu)區(qu)內(nei)布(bu)線(xian)。在(zai)這(zhe)種(zhong)情(qing)況(kuang)下(xia)，數(shu)字(zi)信(xin)號(hao)返(fan)回(hui)電(dian)流(liu)不(bu)會(hui)流(liu)入(ru)到(dao)模(mo)擬(ni)信(xin)號(hao)的(de)地(di)。隻(zhi)有(you)將(jiang)數(shu)字(zi)信(xin)號(hao)布(bu)線(xian)在(zai)電(dian)路(lu)板(ban)的(de)模(mo)擬(ni)部(bu)分(fen)之(zhi)上(shang)或(huo)者(zhe)將(jiang)模(mo)擬(ni)信(xin)號(hao)布(bu)線(xian)在(zai)電(dian)路(lu)板(ban)的(de)數(shu)字(zi)部(bu)分(fen)之(zhi)上(shang)時(shi)
，才(cai)會(hui)出(chu)現(xian)數(shu)字(zi)信(xin)號(hao)對(dui)模(mo)擬(ni)信(xin)號(hao)的(de)幹(gan)擾(rao)。出(chu)現(xian)這(zhe)種(zhong)問(wen)題(ti)並(bing)不(bu)是(shi)因(yin)為(wei)沒(mei)有(you)分(fen)割(ge)地(di)，真(zhen)正(zheng)原(yuan)因(yin)是(shi)數(shu)字(zi)信(xin)號(hao)布(bu)線(xian)不(bu)適(shi)當(dang)。

在將A/D轉換器的模擬地和數字地管腳連接在一起時

，大多數的A/D轉換器廠商會建議：將AGND和DGND管腳通過最短的引線連接到同一個低阻抗的地上。如果係統僅有一個A/D轉換器，上麵的問題就很容易解決。

將地分割開，在A/D轉換器下麵把模擬地和數字地部分連接在一起。采取該方法時，必須保證兩個地之間的連接橋寬度與IC等寬

，並且任何信號線都不能跨越分割間隙。如果係統中A/D轉換器較多，例如10個A/D轉換器怎樣連接呢
？如果在每一個A/D轉(zhuan)換(huan)器(qi)的(de)下(xia)麵(mian)都(dou)將(jiang)模(mo)擬(ni)地(di)和(he)數(shu)字(zi)地(di)連(lian)接(jie)在(zai)一(yi)起(qi)
，則(ze)產(chan)生(sheng)多(duo)點(dian)相(xiang)連(lian)
，模(mo)擬(ni)地(di)和(he)數(shu)字(zi)地(di)之(zhi)間(jian)的(de)隔(ge)離(li)就(jiu)毫(hao)無(wu)意(yi)義(yi)。而(er)如(ru)果(guo)不(bu)這(zhe)樣(yang)連(lian)接(jie)
，就(jiu)違(wei)反(fan)了(le)廠(chang)商(shang)的(de)要(yao)求(qiu)。

最好的辦法是開始時就用統一地。將統一的地分為模擬部分和數字部分。這樣的布局布線既滿足了IC器件廠商對模擬地和數字地管腳低阻抗連接的要求
，同時又不會形成環路天線或偶極天線而產生EMC問題。

混合信號PCB設計是一個複雜的過程，設計過程要注意以下幾點：

(1) PCB分區為獨立的模擬部分和數字部分。
(2) 合適的元器件布局。
(3) A/D轉換器跨分區放置。
(4) 不要對地進行分割。在電路板的模擬部分和數字部分下麵敷設統一地。
(5) 在電路板的所有層中
，數字信號隻能在電路板的數字部分布線；模擬信號隻能在電路板的模擬部分布線。
(6) 實現模擬和數字電源分割。
(7) 布線不能跨越分割電源麵之間的間隙。
(8) 必須跨越分割電源之間間隙的信號線要位於緊鄰大麵積地的布線層上。
(9) 分析返回地電流實際流過的路徑和方式。
(10) 采用正確的布線規則。

下頁內容：PCB設計時的電路措施
[page]

6．PCB設計時的電路措施

zaishejidianzixianlushi，bijiaoduokaolvdeshichanpindeshijixingneng
，erbuhuitaiduokaolvchanpindediancijianrongtexinghediancisaoraodeyizhijidiancikangganraotexing。yongzheyangdedianluyuanlitujinxingPCBdepaibanshiweidadaodiancijianrongdemude
，bixucaiqubiyaodedianlucuoshi
，jizaiqidianluyuanlitudejichushangzengjiabiyaodefujiadianlu，yitigaoqichanpindediancijianrongxingneng。shijiPCB設計中可采用以下電路措施：

（1）可用在PCB走線上串接一個電阻的辦法
，降低控製信號線上下沿跳變速率。
（2）盡量為繼電器等提供某種形式的阻尼（高頻電容
、反向二極管等）。
（3）對進入印製板的信號要加濾波，從高噪聲區到低噪聲區的信號也要加濾波
，同時用串終端電阻的辦法，減小信號反射。
（4）MCU無用端要通過相應的匹配電阻接電源或接地。或定義成輸出端
，集成電路上該接電源、地的端都要接
，不要懸空。
（5）閑置不用的門電路輸入端不要懸空，而是通過相應的匹配電阻接電源或接地。閑置不用的運放正輸入端接地，負輸入端接輸出端。
（6）為每個集成電路設一個高頻去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
（7）用大容量的鉭電容或聚酯電容而不用電解電容作電路板上的充放電儲能電容。使用管狀電容時，外殼要接地。

7．結束語

yinzhixianlubanshidianzichanpinzuijibendebujian，yeshijuedabufendianziyuanqijiandezaiti。dangyigechanpindeyinzhixianlubanshejiwanchenghou，keyishuoqihexindianludesaoraohekangraotexingjiujibenyijingquedingxialaile，yaoxiangzaitigaoqidiancijianrongtexing
，jiuzhinengtongguojiekoudianludelvbohewaikedepingbilai“圍追堵截”了le，這zhe樣yang不bu但dan大da大da增zeng加jia了le產chan品pin的de後hou續xu成cheng本ben，也ye增zeng加jia了le產chan品pin的de複fu雜za程cheng度du，降jiang低di了le產chan品pin的de可ke靠kao性xing。可ke以yi說shuo一yi個ge好hao的de印yin製zhi線xian路lu板ban可ke以yi解jie決jue大da部bu分fen的de電dian磁ci騷sao擾rao問wen題ti，隻zhi要yao同tong時shi在zai接jie口kou電dian路lu排pai板ban時shi增zeng加jia適shi當dang瞬shun態tai抑yi製zhi器qi件jian和he濾lv波bo電dian路lu就jiu可ke以yi同tong時shi解jie決jue大da部bu分fen抗kang擾rao度du問wen題ti。

印製線路板的電磁兼容設計是一個技巧性很強的工作
，同時，也需要大量的經驗積累。一個電磁兼容設計良好的印製板是一個完美的“工藝品”，shiwufachaoxihezhaobande。danzhebingbushishuowomendeyinzhixianlubanjiububikaolvchanpindediancijianrongxingneng，zhiyoutongguowaiweidianluhewaikejinxingbujiule。zhiyaowomenzaiPCB設she計ji中zhong能neng遵zun守shou本ben文wen所suo羅luo列lie的de設she計ji規gui則ze，也ye可ke以yi解jie決jue大da部bu分fen的de電dian磁ci兼jian容rong問wen題ti，再zai通tong過guo少shao量liang的de外wai圍wei瞬shun態tai抑yi製zhi器qi件jian和he濾lv波bo電dian路lu及ji適shi當dang的de外wai殼ke屏ping蔽bi和he正zheng確que的de接jie地di，就jiu可ke以yi完wan成cheng一yi個ge滿man足zu電dian磁ci兼jian容rong要yao求qiu的de產chan品pin。若ruo我wo們men注zhu意yi平ping時shi的de經jing驗yan和he技ji術shu的de積ji累lei和he總zong結jie，

最終我們也可以成為PCB“藝品”設計大師
，設計出自己的PCB“工藝極品”。
[1]周誌敏，周紀海.電磁兼容技術.屏蔽.濾波.接地.浪湧.工程應用.北京：電子工業出版社，2007；
[2]富士通8位MCU的EMC設計指南.富士通公司網上資料；