中心議題：

• PCB中常見的電磁幹擾方式
• PCB的電磁兼容設計

解決方案：

• PCB板的選取
• PCB板的布局
  
  、布線設計及電子元器件布局
• PCB板的靜電防護設計

PCB電磁兼容設計在於減少對外電磁輻射和提高抗電磁幹擾的能力，合理的布局和布線是設計的關鍵所在。本文介紹PCB中常見的電磁幹擾及PCB的電磁兼容設計，這些方法與技巧有利於提高高速PCB的EMC特性。

1　PCB中常見的電磁幹擾

解決PCB設計中的電磁兼容性問題由主動減小和被動補償兩種途徑，為此必須對電磁幹擾的幹擾源和傳播途徑進行分析。通常PCB設計中存在的電磁幹擾有：傳導幹擾
、串音幹擾以及輻射幹擾。

1.1 傳導幹擾
傳導幹擾主要通過導線耦合及共模阻抗耦合來影響其它電路。例如噪音通過電源電路進入某一係統
，所有使用該電源的電路就會受到影響。圖1表示的是噪音通過共模阻抗耦合，電路1與電路2共同使用一根導線獲取電源電壓和接地回路，如果電路1的電壓突然需要升高，那麼電路2的電壓必將因為共用電源以及兩回路之間的阻抗而降低。

圖1 噪音通過共模阻抗耦合

1.2 串音幹擾
串音幹擾是一個信號線路幹擾另一鄰近的信號路徑。它通常發生在鄰近的電路和導體上，用電路和導體的互容和互感來表征。例如，PCB上某一帶狀線上載有低電平信號，當平行布線長度超過10cm時
，就會產生串音幹擾。由於串音可以由電場通過互容、磁場通過互感引起，所以考慮PCB帶狀線上的串音問題時，最主要的問題是確定電場、磁場耦合哪個是主要的因素。

1.3 輻射幹擾
輻射幹擾是由於空間電磁波的輻射而引入的幹擾。PCBzhongdefusheganraozhuyaoshidianlanheneibuzouxianjiandegongmodianliufusheganrao。dangdiancibofushedaochuanshuxianshangshi，jiangchuxianchangdaoxiandeouhewenti。yanxianyinqidefenbuxiaodianyayuankefenjieweigongmohechamofenliang。gongmodianliuzhiliangdaoxianshangzhenfuxiangchahenxiaoerxiangweixiangtongdedianliu
，chamodianliuzeshiliangdaoxianshangzhenfuxiangdengerxiangweixiangfandedianliu。

2 PCB的電磁兼容設計

隨著PCB板的電子元器件和線路的密集度不斷增加，為了提高係統的可靠性和穩定性
，必須采取相應的措施

，使PCB板的設計滿足電磁兼容要求，提高係統的抗幹擾性能。

2.1 PCB板的選取
在PCB板設計中，相近傳輸線上的信號之間由於電磁場的相互耦合而發生串擾，因此在進行PCB的電磁兼容設計時，首先考慮PCB的尺寸
，PCB尺寸過大
，印製線過長，阻抗必然增加，抗噪聲能力下降

，成本也會增加
；PCB尺寸過小


，鄰近傳輸線之間容易發生串擾，而且散熱性能不好。

根據電源、地的種類、信號線的密集程度、信號頻率、特殊布線要求的信號數量、周邊要素、成本價格等方麵的綜合因素來確定PCB板的層數。要滿足EMC的嚴格指標並且考慮製造成本
，適當增加地平麵是PCB的EMC設she計ji最zui好hao的de方fang法fa之zhi一yi。對dui電dian源yuan層ceng而er言yan，一yi般ban通tong過guo內nei電dian層ceng分fen割ge能neng滿man足zu多duo種zhong電dian源yuan的de需xu要yao，但dan若ruo需xu要yao多duo種zhong電dian源yuan供gong電dian，且qie互hu相xiang交jiao錯cuo，則ze必bi須xu考kao慮lv采cai用yong兩liang層ceng或huo兩liang層ceng以yi上shang的de電dian源yuan平ping麵mian。對dui信xin號hao層ceng而er言yan，除chu了le考kao慮lv信xin號hao線xian的de走zou線xian密mi集ji度du外wai，從congEMC的角度

，還需要考慮關鍵信號的屏蔽或隔離
，以此確定是否增加相應層數。

2.2 PCB板的布局設計
PCB的布局通常應遵循以下原則：
（1）jinliangsuoduangaopinyuanqijianzhijiandelianxian
，jianshaotamendefenbucanshuhexianghuzhijiandedianciganrao。rongyishouganraodeyuanjianbunengkaodetaijin，shurushuchuyingjinliangyuanli。
（2）某些元器件或導線之間可能有較高的電壓，應加大他們之間的距離，以免放電引出意外短路。
（3）發熱量大的器件應為散熱片留出空間，甚至應將其裝在整機的底版上
，以利於散熱。熱敏元件應遠離發熱元件。
（4）按照電路的流程安排各功能單元的位置，使布局便於信號流通
，並使信號盡可能保持一致的方向。
（5）以每個功能模塊的核心元件為中心，圍繞它進行布局
，盡量減少和縮短各元器件之間的引線和連接長度。
（6）綜合考慮各元件之間的分布參數。盡可能使元器件平行排列，這樣不僅有利於增強抗幹擾能力
，而且外觀美觀，易於批量生產。
[page]
2.3 元器件的布局設計
相比於分立元件，集成電路元器件具有密封性好
、焊點少、失(shi)效(xiao)率(lv)低(di)的(de)優(you)點(dian)，應(ying)優(you)先(xian)選(xuan)用(yong)。同(tong)時(shi)，選(xuan)用(yong)信(xin)號(hao)斜(xie)率(lv)較(jiao)慢(man)的(de)器(qi)件(jian)，可(ke)降(jiang)低(di)信(xin)號(hao)所(suo)產(chan)生(sheng)的(de)高(gao)頻(pin)成(cheng)分(fen)
，充(chong)分(fen)使(shi)用(yong)貼(tie)片(pian)元(yuan)器(qi)件(jian)能(neng)縮(suo)短(duan)連(lian)線(xian)長(chang)度(du)

，降(jiang)低(di)阻(zu)抗(kang)
，提(ti)高(gao)電(dian)磁(ci)兼(jian)容(rong)性(xing)。

元yuan器qi件jian布bu置zhi時shi，首shou先xian按an一yi定ding的de方fang式shi分fen組zu


，同tong組zu的de放fang在zai一yi起qi，不bu相xiang容rong的de器qi件jian要yao分fen開kai布bu置zhi
，以yi保bao證zheng各ge元yuan器qi件jian在zai空kong間jian上shang不bu相xiang互hu幹gan擾rao。另ling外wai，重zhong量liang較jiao大da的de元yuan器qi件jian應ying采cai用yong支zhi架jia固gu定ding。

2.4 PCB板的布線設計
PCB布線設計總的原則是先時鍾、敏感信號線，再布高速信號線，最後不重要信號線。布線時，在總的原則前提下，還需考慮以下細節：
（1）在多層板布線中，相鄰層之間最好采用“井”字形網狀結構
；
（2）減少導線彎折，避免導線寬度突變，為防止特性阻抗變化
，信號線拐角處應設計成弧形或用45度折線連接；
（3）PCB板的最外層導線或元器件離印製板邊緣距離不小於2mm，不但可防止特性阻抗變化，還有利於PCB裝夾；
（4）對於必須鋪設大麵積銅箔的器件，應該用柵格狀，並且通過過孔與地層相連；
（5）短而細的導線能有效抑製幹擾，但太小的線寬會增加導線電阻，導線的最小寬度可視通過導線的最大電流而定
，一般而言，對於厚度為0.05mm


，寬度為1mm銅箔允許的電流負荷為1A。對於小功率數字集成電路，選用0.2-0.5mm線寬即可。在同一PCB中，地線、電源線寬應大於信號線；

2.5 PCB板的電源線設計
（1）根據印製板PCB電dian流liu的de大da小xiao
，盡jin量liang加jia粗cu電dian源yuan線xian和he地di線xian的de寬kuan度du
，減jian少shao環huan路lu電dian阻zu，同tong時shi，使shi電dian源yuan線xian地di線xian的de走zou向xiang和he數shu據ju傳chuan遞di方fang向xiang一yi致zhi
，有you助zhu於yu增zeng強qiang抗kang噪zao聲sheng能neng力li。
（2）盡量選用貼片元件
，縮短引腳長度，減少去耦電容供電回路麵積，減少元件分布電感的影響。
（3）在電源變壓器前端加電源濾波器
，抑製共模噪聲和差模噪聲
，隔離外部和內部脈衝噪聲的幹擾。
（4）印(yin)製(zhi)電(dian)路(lu)板(ban)的(de)供(gong)電(dian)線(xian)路(lu)應(ying)加(jia)上(shang)濾(lv)波(bo)電(dian)容(rong)和(he)去(qu)耦(ou)電(dian)容(rong)。在(zai)板(ban)的(de)電(dian)源(yuan)引(yin)入(ru)端(duan)加(jia)上(shang)較(jiao)大(da)容(rong)量(liang)的(de)電(dian)解(jie)電(dian)容(rong)做(zuo)低(di)頻(pin)濾(lv)波(bo)
，再(zai)並(bing)聯(lian)一(yi)個(ge)容(rong)量(liang)較(jiao)小(xiao)的(de)瓷(ci)片(pian)電(dian)容(rong)做(zuo)高(gao)頻(pin)濾(lv)波(bo)。
（5）不要把模擬電源和數字電源重疊放置，以免產生耦合電容，造成相互幹擾。

2.6 PCB板的地線設計
（1）為wei了le減jian少shao地di環huan路lu幹gan擾rao
，必bi須xu想xiang辦ban法fa消xiao除chu環huan路lu電dian流liu的de形xing成cheng，具ju體ti可ke采cai用yong隔ge離li變bian壓ya器qi，光guang耦ou隔ge離li等deng切qie斷duan地di環huan路lu電dian流liu的de形xing成cheng或huo采cai用yong平ping衡heng電dian路lu消xiao除chu環huan路lu電dian流liu等deng。
（2）為了消除公共阻抗的耦合
，應減小公共地線部分的阻抗
，加粗導線或對地線鋪銅
；另一方麵可通過適當的接地方式避免相互幹擾
，如並聯單點接地
，串聯混合單點接地

，徹底消除公共阻抗。
（3）為wei消xiao除chu數shu字zi器qi件jian對dui模mo擬ni器qi件jian的de幹gan擾rao
，數shu字zi地di和he模mo擬ni地di應ying分fen開kai
，並bing單dan獨du設she置zhi模mo擬ni地di和he數shu字zi地di。高gao頻pin電dian路lu多duo采cai用yong串chuan聯lian接jie地di方fang式shi
，地di線xian要yao短duan而er且qie粗cu
，高gao頻pin元yuan件jian周zhou圍wei盡jin量liang用yong柵zha格ge狀zhuang大da麵mian積ji鋪pu銅tong加jia以yi屏ping蔽bi。

2.7 PCB板的晶振電路的布局
晶振電路的頻率較高
，這使它成為係統中的重要幹擾源。關於晶振電路的布局，有以下注意事項：
（1）晶振電路盡量靠近集成塊

，所有連接晶振輸入/輸出端的印製線盡量短
，以減少噪聲幹擾及分布電容對晶振的影響。
（2）晶振電容地線應使用盡量寬而短的印製線連接至器件上；離晶振最近的數字地引腳，應盡量減少過孔。
（3）晶振外殼接地。

2.8 PCB板的靜電防護設計
靜電放電的特點是高電位、低電荷、大電流和短時間，對PCB設計的靜電防護問題可從以下幾方麵進行考慮：
（1）盡量選擇抗靜電等級高的元器件
，抗靜電能力差的敏感元件應遠離靜電放電源。試驗證明
，每千伏靜電電壓的擊穿距離約1mm，因此若將元器件同靜電放電源保持16mm距離，即可抵抗約16KV的靜電電壓
；
（2）保證信號回流具有最短通路
，有選擇性的加入濾波電容和去耦電容

，提高信號線的靜電放電免疫能力；
（3）采用保護器件如電壓瞬態抑製二極管
，對電路進行保護設計；
（4）相關人員在接觸PCB時務必帶上靜電手環，避免人體電荷移動而導致靜電積累損傷。

3 結語

PCB電(dian)磁(ci)兼(jian)容(rong)設(she)計(ji)在(zai)於(yu)減(jian)少(shao)對(dui)外(wai)電(dian)磁(ci)輻(fu)射(she)和(he)提(ti)高(gao)抗(kang)電(dian)磁(ci)幹(gan)擾(rao)的(de)能(neng)力(li)，合(he)理(li)的(de)布(bu)局(ju)和(he)布(bu)線(xian)是(shi)設(she)計(ji)的(de)關(guan)鍵(jian)所(suo)在(zai)。本(ben)文(wen)所(suo)介(jie)紹(shao)的(de)各(ge)種(zhong)方(fang)法(fa)與(yu)技(ji)巧(qiao)有(you)利(li)於(yu)提(ti)高(gao)高(gao)速(su)PCB的EMC特性，當然這些隻是EMCshejizhongdeyibufen，tongchanghaiyaokaolvfanshezaosheng
，fushefashezaosheng，yijiqitagongyijishuwentiyinqideganrao。zaishijideshejizhong，yinggenjushejidemubiaoyaoqiuheshejitiaojian，caiyonghelidekangdianciganraocuoshi，zuochuquanmiandekaolv，shejichujuyoulianghaoEMC性能的PCB電路板