【導讀】世界上最早的全電子化存儲器是1947年在曼徹斯特大學誕生的威廉姆斯-基爾伯恩管 (Williams-Kilburn tube)
，其原理是用陰極射線管在屏幕表麵上留下記錄數據的“點”。從那時起，計算機內存開始使用磁存儲技術並經曆了數代演變，相關係統包括磁鼓存儲器、磁芯存儲器、磁帶驅動器和磁泡存儲器。

半導體存儲器的發展背景

世界上最早的全電子化存儲器是1947年在曼徹斯特大學誕生的威廉姆斯-基爾伯恩管 (Williams-Kilburn tube)，其原理是用陰極射線管在屏幕表麵上留下記錄數據的“點”。從那時起，計算機內存開始使用磁存儲技術並經曆了數代演變，相關係統包括磁鼓存儲器、磁芯存儲器
、磁帶驅動器和磁泡存儲器。從1970年代開始，主流的集成半導體存儲器則主要分為三類：動態隨機存取存儲器 (DRAM)
、靜態隨機存取存儲器 (SRAM) 和閃存。

計算機內存主要是DRAM和SRAM。二者相比，DRAM的存儲密度更高
，而SRAM則具有最快的片上緩存。這兩類半導體存儲器都已經曆了數十年的發展。DRAM需要周期性刷新才能保持住存儲的數據，它的發展主要受存儲密度和成本的影響。SRAM不需要周期性刷新就能鎖存“0”和“1”信號，影響其發展的主要因素則是單元麵積和讀取速度。

DRAM技術衍生自早前的隨機存取存儲器 (RAM)。在DRAM出現之前，RAM是大家比較熟悉的存儲器形態，其特點是隻能保存正在讀/寫的數據
，一旦關機斷電就會擦除所有內存。最早的RAM係統由複雜的電線和磁鐵組成，體積龐大且耗電量大
，基本不具備實用性。IBM的羅伯特·丹納德 (Robert Dennard) 改變了這一情況
，他發明了使用單個晶體管和存儲電容器的RAM存儲單元。正是基於他的這項傑出發明，我們才逐漸發展出了在現代計算機中能容納十億個甚至更多RAM單元的單芯片。

半導體存儲器麵臨的挑戰及應對辦法

如今，DRAM技術的發展麵臨很多和CPU相同的挑戰
，包括多重圖形化、鄰近效應和存儲節點泄漏等。DRAM的開發需要精確的建模才能預測前述問題的影響並做相應的優化來避免良率受損。舉例來說，在確定位線 (BL) 到有源區 (AA) 接觸麵積時就必須特別注意位線芯軸間隔和掩膜偏移，稍有疏忽就可能導致良率問題。

jinyikaojiyujingyuandeshiyanhennanzhaochujingyuanjishixiaodeyuanyinbingquedingyuzhixiangguandegongyicanshu。zaigongyibianhuayanjiuzhongzhizaoceshijingyuanbingceliangjingyuanshangdezuizhongjiechumianji，feishiqiechengbenjiaogao。xianjindegongyijianmojishunengbangwomenjiejueqianshuwenti。tongguoduiBL間隔層厚度變化和BL掩膜位移同時建模，基於DoE（實驗設計）統計變化研究，可以確定最小接觸區域。基於前述研究的結果，結合自帶的結構搜索/DRC功能就可以確定具體芯片上的最小接觸位置和區域。SEMulator3D®就是一個能完成上述研究的工藝建模平台。基於該平台的工藝變化研究能夠幫助我們發現與BL芯軸間隔厚度和掩膜轉換相關的潛在問題。圖1 (a) 展示的就是用SEMulator3D檢查BL間隔厚度和掩膜轉換對BL/AA接觸麵積的影響，而圖1 (b) 則顯示了最小接觸區域在芯片上的位置。

圖1. (a) BL/AA接觸麵積與BL間隔厚度和掩膜偏移的關係；(b) 最小接觸區域及其位置。

DRAM工gong藝yi開kai發fa還hai要yao注zhu意yi存cun儲chu節jie點dian與yu相xiang鄰lin有you源yuan區qu的de距ju離li，因yin為wei過guo度du接jie近jin會hui導dao致zhi設she備bei短duan路lu。一yi旦dan發fa生sheng短duan路lu
，其qi背bei後hou的de根gen本ben原yuan因yin很hen難nan確que定ding。但dan不bu解jie決jue的de話hua，這zhe些xie問wen題ti到dao了le開kai發fa後hou期qi可ke能neng導dao致zhi嚴yan重zhong的de可ke靠kao性xing與yu良liang率lv問wen題ti。若ruo能neng在zai試shi產chan之zhi前qian通tong過guo準zhun確que地di建jian模mo確que定ding電dian容rong器qi觸chu點dian與yuAA在不同z位置的最小間隙

，我們就有可能避免前述的嚴重後果。圖2展示的是在工藝建模過程中確定的BL到AA接(jie)觸(chu)區(qu)域(yu)
，其(qi)中(zhong)高(gao)亮(liang)部(bu)分(fen)就(jiu)是(shi)需(xu)要(yao)通(tong)過(guo)工(gong)藝(yi)或(huo)設(she)計(ji)變(bian)更(geng)解(jie)決(jue)的(de)最(zui)小(xiao)間(jian)隙(xi)問(wen)題(ti)。通(tong)過(guo)圖(tu)中(zhong)示(shi)例(li)可(ke)以(yi)看(kan)出(chu)工(gong)藝(yi)步(bu)驟(zhou)之(zhi)間(jian)複(fu)雜(za)的(de)相(xiang)互(hu)影(ying)響(xiang)並(bing)最(zui)終(zhong)影(ying)響(xiang)到(dao)DRAM的可靠性和良率，因此通過準確的建模來確定這些影響是很有意義的。

圖2. 晶圓製造工藝的虛擬建模 (SEMulator3D)，圖中展示的存儲節點觸點與AA之間可能存在短路。

支持多次擦除和重複編程的閃存出現於1984年，目前它已被用於各種消費類設備、企業係統和工業應用的存儲和數據傳輸。閃存可以長期保存數據，即使關機斷電也不受影響
，其製造技術目前已經從2D轉向3D（即3D NAND），以增加存儲密度。

單層3D NAND結(jie)構(gou)的(de)刻(ke)蝕(shi)非(fei)常(chang)複(fu)雜(za)，因(yin)為(wei)高(gao)深(shen)寬(kuan)比(bi)必(bi)須(xu)在(zai)一(yi)組(zu)交(jiao)替(ti)的(de)材(cai)料(liao)中(zhong)刻(ke)蝕(shi)

，同(tong)時(shi)還(hai)要(yao)避(bi)免(mian)刻(ke)蝕(shi)孔(kong)發(fa)生(sheng)彎(wan)曲(qu)和(he)傾(qing)斜(xie)，並(bing)且(qie)需(xu)要(yao)專(zhuan)門(men)刻(ke)蝕(shi)出(chu)用(yong)來(lai)分(fen)離(li)相(xiang)鄰(lin)存(cun)儲(chu)單(dan)元(yuan)的(de)“狹縫”。完整3D NAND結構的刻蝕甚至要更複雜一些，因為其中還包含了形成字線 (WL) 觸點所必需的“梯式”刻蝕。圖3展示的是用SEMulator3D建模的完整3D NAND陣列，可以看出最先進的3D NAND存儲器結構相當複雜，而且這還隻是單層結構。

圖3. 使用SEMulator3D建模的單層3D NAND存儲單元。

工藝的複雜性在2D向3D閃存結構的過渡中急劇提升，原因在於3D結構需要多層溝道的刻蝕。當今的大多數3D NAND存儲器都有兩層
，這就意味著可能出現頂層與底層錯位問題。圖4展示的就是多層3D NAND溝道刻蝕麵臨的問題和挑戰。

圖4. SEMulator3D輸出結果，其中展示的是層錯位問題和其導致的溝道刻蝕偏移。

這就是層錯位和其導致的溝道刻蝕偏移。這種錯位可能是工藝差異導致的，並且是任何3D NAND工藝開發都繞不開的問題。從圖中示例可以看出
，層與層之間的一致性對多層3D NAND存儲單元的結構質量有非常重大的影響。和DRAM的情況一樣
，我們可以在SEMulator3D係統中針對3D NAND的層錯位問題做DoE統計變化研究，且隻需要根據分析結果采取糾正措施即可，無需再花費時間和金錢去進行晶圓測試。

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片
、文字如涉及作品版權問題，請電話或者郵箱聯係小編進行侵刪。

推薦閱讀：

常見PLL芯片接口問題11則

晶體管篇：關於負載開關ON時的浪湧電流

電子行業B2B數字化升級, 騰采通先行

貿澤電子聯手Molex推出全新內容網站探索天線應用和戰略

Digi-Key Electronics 宣布與 QuickLogic Corporation 建立全球合作夥伴關係