如圖1所(suo)示(shi)，放(fang)大(da)器(qi)噪(zao)聲(sheng)的(de)等(deng)效(xiao)模(mo)型(xing)為(wei)在(zai)一(yi)個(ge)輸(shu)入(ru)端(duan)串(chuan)聯(lian)一(yi)個(ge)電(dian)壓(ya)噪(zao)聲(sheng)，同(tong)時(shi)在(zai)兩(liang)端(duan)分(fen)別(bie)連(lian)接(jie)一(yi)個(ge)電(dian)流(liu)噪(zao)聲(sheng)源(yuan)。把(ba)電(dian)壓(ya)噪(zao)聲(sheng)看(kan)作(zuo)失(shi)調(tiao)電(dian)壓(ya)的(de)時(shi)變(bian)元(yuan)件(jian)。同(tong)樣(yang)，電(dian)流(liu)噪(zao)聲(sheng)是(shi)輸(shu)入(ru)偏(pian)置(zhi)電(dian)流(liu)的(de)時(shi)變(bian)元(yuan)件(jian)，在(zai)每(mei)個(ge)輸(shu)入(ru)端(duan)各(ge)有(you)一(yi)個(ge)。由(you)於(yu)我(wo)們(men)總(zong)能(neng)將(jiang)反(fan)相(xiang)輸(shu)入(ru)端(duan)的(de)電(dian)流(liu)噪(zao)聲(sheng)值(zhi)降(jiang)到(dao)最(zui)低(di)，因(yin)此(ci)我(wo)們(men)將(jiang)忽(hu)略(lve)它(ta)。

 

圖2給出了BJT做為輸入級的OPA209和JFET做為輸入級的OPA140這兩個運算放大器電路的總輸入參考噪聲的曲線。在25°C的de時shi候hou
，兩liang條tiao曲qu線xian均jun與yu源yuan電dian阻zu的de噪zao聲sheng成cheng比bi例li關guan係xi。對dui每mei個ge運yun算suan放fang大da器qi而er言yan
，都dou通tong過guo平ping方fang和he的de均jun方fang根gen的de方fang式shi來lai對dui三san種zhong噪zao聲sheng源yuan進jin行xing了le一yi個ge求qiu和he。你ni也ye許xu會hui在zai某mou些xie運yun算suan放fang大da器qi的de數shu據ju手shou冊ce上shang看kan到dao這zhe樣yang的de圖tu形xing。

 

當源電阻阻值減小時
，它的約翰遜噪聲隨之減小(由阻值平方根值的倒數決定)
，在(zai)一(yi)定(ding)程(cheng)度(du)上(shang)，放(fang)大(da)器(qi)的(de)噪(zao)聲(sheng)電(dian)壓(ya)將(jiang)起(qi)到(dao)主(zhu)導(dao)作(zuo)用(yong)。總(zong)的(de)噪(zao)聲(sheng)將(jiang)等(deng)於(yu)放(fang)大(da)器(qi)的(de)電(dian)壓(ya)噪(zao)聲(sheng)。當(dang)源(yuan)電(dian)阻(zu)阻(zu)值(zhi)增(zeng)加(jia)時(shi)
，流(liu)過(guo)源(yuan)電(dian)阻(zu)的(de)電(dian)流(liu)噪(zao)聲(sheng)將(jiang)線(xian)性(xing)增(zeng)加(jia)

，而(er)且(qie)會(hui)增(zeng)加(jia)很(hen)快(kuai)且(qie)最(zui)終(zhong)會(hui)超(chao)過(guo)源(yuan)電(dian)阻(zu)的(de)噪(zao)聲(sheng)。因(yin)此(ci)當(dang)源(yuan)電(dian)阻(zu)阻(zu)值(zhi)很(hen)高(gao)時(shi)
，電(dian)流(liu)噪(zao)聲(sheng)將(jiang)會(hui)起(qi)主(zhu)導(dao)作(zuo)用(yong)。

 

 

當源電阻值為2kΩ或者更低時，低噪聲放大器的設計會遇到最大的挑戰。較低的源電阻噪聲就要求放大器有很低的噪聲電壓。雙極性(BJT輸入)放大器通常在這方麵比較擅長。還需注意的是，如圖2所示，在一個最佳位置， OPA209的總噪聲與源電阻噪聲幾乎相等。源阻最佳噪聲性能發生在RS=VN/IN。

 

當源電阻阻值大約為20kΩ時

，FET輸入的放大器幾乎不會引入任何的額外噪聲。隻有當源電阻阻值達到幾個GΩ的時候，FET運算放大器的電流噪聲才會產生影響。可以遵循以下準則：當源電阻阻值小於10kΩ時，低噪聲的BJT放大器會產生較低的噪聲。當源電阻阻值大於10kΩ時
，FET或者CMOS的運算放大器才會可能會有優勢。

 

反饋網絡中的R1和R2也會產生一定的噪聲，但通常情況下是可以忽略的。當R1和R2的並聯值小於或者等於RS值的十分之一時，它們將僅僅使總噪聲的值產生小於10%(<1dB) 的增量。無論這些電阻的比值是多少
，這都會是個事實。在圖2中，反饋網絡中元件的噪聲被設定為零。

 

思考點：OPA140在10kΩ 之上有一個非常寬的電阻範圍，在這個範圍之內
，噪聲性能很好。是否存在一種方法可以使得較低的源電阻值可以達到同樣的效果

？

 

 

推薦閱讀：