電磁兼容性設計與具體電路有著密切的關係，為了進行電磁兼容性設計
，設計者需要將輻射（從產品中泄漏的射頻能量）減到最小，並增強其對輻射（進入產品中的能量）的(de)易(yi)感(gan)性(xing)和(he)抗(kang)幹(gan)擾(rao)能(neng)力(li)。而(er)對(dui)於(yu)低(di)頻(pin)時(shi)常(chang)見(jian)的(de)傳(chuan)導(dao)耦(ou)合(he)
，高(gao)頻(pin)時(shi)常(chang)見(jian)的(de)輻(fu)射(she)耦(ou)合(he)，切(qie)斷(duan)其(qi)耦(ou)合(he)途(tu)徑(jing)是(shi)在(zai)設(she)計(ji)時(shi)務(wu)必(bi)應(ying)該(gai)給(gei)予(yu)充(chong)分(fen)重(zhong)視(shi)的(de)。

 

PCB的設計原則

 

由於電路板集成度和信號頻率隨著電子技術的發展越來越高，不可避免的要帶來電磁幹擾，所以在設計PCB時應遵循以下原則，使電路板的電磁幹擾控製在一定的範圍內，達到設計要求和標準
，提高電路的整體性能。

 

1.電路板的選取

 

PCB設計的首要任務是要適當地選取電路板的大小，尺寸過大會因元器件之間的連線過長
，導致線路的阻抗值增大，抗幹擾能力下降;erchicunguoxiaohuidaozhiyuanqijianbuzhimiji，buliyusanre
，erqielianxianguoxiguomi，rongyiyinqichuanrao。suoyiyinggenjuxitongsuoxuyuanjianqingkuang
，xuanzeheshichicundedianluban。

 

電路板分為有單麵板
、雙麵板和多層板。電路板層數的選取取決於電路要實現的功能
、噪聲指標、信號和網線數量等。合理的層數設置可以減小電路自身的電磁兼容問題。通常的選取原則是：

 

①對於信號頻率為中低頻
，元器件較少，布線密度屬於較低或中等時
，選用單麵板或雙麵板;

 

②對於布線密度高
、集成度高且元器件較多時采用多層板;

 

③對於信號頻率高、高速集成電路、元器件密集的選4層或層數更多的電路板。多層板在設計時可單獨某一層作為電源層、信號層和接地層。信號回路麵積減小
，降低差模輻射，為此多層板可以減小電路板的輻射和提高抗幹擾能力。

 

2. 電路板元器件的布局

 

在確定PCB尺寸後，應先確定特殊元件的位置
，最後根據電路的功能單元，分塊的對電路的全部元件進行布局。數字電路單元
、模擬電路單元和電源電路單元應分開

，高頻電路單元和低頻電路單元也應分開。常用電路板的布局原則如下。

 

1）確定特殊元件位置的原則：

 

①發熱元件應放置在利於散熱的位置
，例如PCB的邊緣，並遠離微處理器芯片;

 

②特殊的高頻元件應緊挨著放置，以縮短他們之間的連線;

 

③敏感元件應遠離時鍾發生器、振蕩器等噪聲源;

 

④電位器

、可調電感器、可變電容器、按鍵開關等可調元件的布局應符合整機的結構需求，方便調節;

 

⑤質量較重的元件應采用支架固定;

 

⑥EMI濾波器應靠近EMI源放置。

 

2）根據電路功能單元對電路的傘部元器件進行布局的原則：

 

①各功能電路應按照之間的信號流向確定相應的位置，方便布線
；

 

②每個功能電路應先確定核心元件的位置，並圍繞核心元件放置其他元件
，盡量縮短元件之間的連線
；

 

③對高頻電路，應考慮元件之間的分布參數；

 

④放置於電路板邊上的元件，應離電路板邊緣不小於2mm

；

 

⑤DC/DC變換器、開關管和整流器應盡量靠近變壓器放置，以減小對外的輻射；

 

⑥調壓元件和濾波電容器應靠近整流二極管放置。

 

3）電源與地的布線原則

 

PCB的電源與地的布線是否合理是整個電路板減小電磁幹擾的關鍵所在。電源線和地線的設計是PCB中不可忽視的問題，往往也是難度最大的一項設計，設計時應遵循以下原則。

 

1）電源與地的布線技巧

 

PCB上的布線是有阻抗、容抗和感抗等分布參數的特性。為了減小PCB布線的分布參數對高速電子係統的影響，對電源與地的布線原則為：

 

①增大走線的間距以減少電容耦合的串擾；

 

②電源線和地線應平行走線，以使分布電容達到最佳；

 

③根(gen)據(ju)承(cheng)載(zai)電(dian)流(liu)的(de)大(da)小(xiao)

，盡(jin)量(liang)加(jia)粗(cu)電(dian)源(yuan)線(xian)和(he)地(di)線(xian)的(de)寬(kuan)度(du)，減(jian)小(xiao)環(huan)路(lu)電(dian)阻(zu)
，同(tong)時(shi)使(shi)電(dian)源(yuan)線(xian)和(he)地(di)線(xian)在(zai)各(ge)功(gong)能(neng)電(dian)路(lu)中(zhong)的(de)走(zou)向(xiang)和(he)信(xin)號(hao)的(de)傳(chuan)輸(shu)方(fang)向(xiang)一(yi)致(zhi)，這(zhe)樣(yang)有(you)助(zhu)於(yu)提(ti)高(gao)抗(kang)幹(gan)擾(rao)能(neng)力(li)
；

 

④電源和地應直接走線在各自的上方
，從而減小感抗和使回路麵積最小，盡量使地線走在電源線下麵；

 

⑤地線越粗越好，一般地線的寬度不小於3mm
；

 

⑥將地線構成閉環路以縮小地線上的電位差值
，提高抗幹擾能力；

 

⑦在多層板布線設計時，可將其中一層作為“全地平麵”，這樣可以減少接地阻抗，同時又起到屏蔽作用。

 

2）各功能電路的接地技巧

 

PCB各(ge)功(gong)能(neng)電(dian)路(lu)的(de)接(jie)地(di)方(fang)式(shi)分(fen)為(wei)單(dan)點(dian)接(jie)地(di)和(he)多(duo)點(dian)接(jie)地(di)。單(dan)點(dian)接(jie)地(di)根(gen)據(ju)連(lian)接(jie)形(xing)式(shi)分(fen)為(wei)單(dan)點(dian)串(chuan)聯(lian)接(jie)地(di)和(he)單(dan)點(dian)並(bing)聯(lian)接(jie)地(di)兩(liang)種(zhong)方(fang)式(shi)
，單(dan)點(dian)串(chuan)聯(lian)接(jie)地(di)由(you)於(yu)各(ge)接(jie)地(di)導(dao)線(xian)長(chang)度(du)不(bu)同(tong)
，各(ge)電(dian)路(lu)接(jie)地(di)阻(zu)抗(kang)不(bu)同(tong)，電(dian)磁(ci)兼(jian)容(rong)性(xing)能(neng)降(jiang)低(di)，常(chang)用(yong)於(yu)保(bao)護(hu)接(jie)地(di)。單(dan)點(dian)並(bing)聯(lian)接(jie)地(di)各(ge)電(dian)路(lu)有(you)獨(du)自(zi)的(de)接(jie)地(di)線(xian)，因(yin)此(ci)相(xiang)互(hu)之(zhi)間(jian)的(de)幹(gan)擾(rao)小(xiao)，但(dan)可(ke)能(neng)延(yan)長(chang)接(jie)地(di)線(xian)
，增(zeng)大(da)接(jie)地(di)阻(zu)抗(kang)
，常(chang)用(yong)於(yu)信(xin)號(hao)接(jie)地(di)、模擬接地、電源接地。多點接地是指各電路都有一個接地點
，如圖5所示。多點接地常用於高頻電路，具有接地線短，接地阻抗值較小，減少高頻信號的幹擾。

 

為了減少接地帶來的幹擾，接地也要滿足一定的要求：

 

①接地線盡可能要短
，接地麵要大；

 

②避免產生不必要的接地回路，減小公共接地的幹擾電壓
；

 

③接地原則是對於不同信號采取不同接地方式
，不能把所有接地采取同一接地點
；

 

④在設計多層PCB時，要把電源層和接地層盡可能放置在相鄰的層中

，以便電路中形成層問的電容
，減小電磁幹擾；

 

⑤盡量避免強電和弱電信號

，數字和模擬信號共地。

 

降低噪聲與電磁幹擾的24個竅門

 

（1） 能用低速芯片就不用高速的，高速芯片用在關鍵地方。

 

（2） 可用串一個電阻的辦法
，降低控製電路上下沿跳變速率。

 

（3） 盡量為繼電器等提供某種形式的阻尼。

 

（4） 使用滿足係統要求的最低頻率時鍾。

 

（5） 時鍾產生器盡量近到用該時鍾的器件。石英晶體振蕩器外殼要接地。

 

（6） 用地線將時鍾區圈起來，時鍾線盡量短。

 

（7） I/O qudongdianlujinliangjinyinshuabanbian
，rangqijinkuailikaiyinshuaban。duijinruyinzhibandexinhaoyaojialvbo，conggaozaoshengqulaidexinhaoyeyaojialvbo，tongshiyongchuanzhongduandianzudebanfa
，jianxiaoxinhaofanshe。

 

（8） MCD 無用端要接高，或接地，或定義成輸出端
，集成電路上該接電源地的端都要接，不要懸空。

 

（9） 閑置不用的門電路輸入端不要懸空
，閑置不用的運放正輸入端接地
，負輸入端接輸出端。

 

（10） 印製板盡量，使用45 折線而不用90 折線布線以減小高頻信號對外的發射與耦合。

 

（11） 印製板按頻率和電流開關特性分區
，噪聲元件與非噪聲元件要距離再遠一些。

 

（12） 單麵板和雙麵板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。

 

（13） 時鍾、總線、片選信號要遠離I/O 線和接插件。

 

（14） 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鍾。

 

（15） 對A/D 類器件

，數字部分與模擬部分寧可統一下也不要交叉。

 

（16） 時鍾線垂直於I/O 線比平行I/O 線幹擾小，時鍾元件引腳遠離I/O 電纜。

 

（17） 元件引腳盡量短，去耦電容引腳盡量短。

 

（18） 關鍵的線要盡量粗

，並在兩邊加上保護地。高速線要短要直。

 

（19） 對噪聲敏感的線不要與大電流，高速開關線平行。

 

（20） 石英晶體下麵以及對噪聲敏感的器件下麵不要走線。

 

（21） 弱信號電路，低頻電路周圍不要形成電流環路。

 

（22） 信號都不要形成環路，如不可避免
，讓環路區盡量小。

 

（23） 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。

 

（24） 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。