CPU時鍾頻率在過去5年裏沒有增加是很多不同類別的原因導致的。當設計一個CPU的微架構時，其中一個關鍵的設計決策就是如何實現更高的性能。在奔騰4時shi代dai，英ying特te爾er選xuan擇ze了le具ju有you非fei常chang高gao的de時shi鍾zhong頻pin率lv和he相xiang對dui較jiao窄zhai的de管guan道dao。這zhe種zhong方fang法fa有you很hen多duo優you點dian，其qi中zhong之zhi一yi就jiu是shi它ta很hen容rong易yi加jia快kuai單dan線xian程cheng和he串chuan行xing代dai碼ma。軟ruan件jian內nei並bing不bu需xu要yao操cao作zuo很hen多duo的de並bing行xing指zhi令ling，因yin此ci大da多duo數shu軟ruan件jian會hui立li刻ke見jian其qi好hao處chu。

一、功率


然而

，這種方法也有它的缺點
，它忽略奔騰4本身的執行瑕疵。在這裏，我們隻講概念本身的缺陷。主要是CPUdeweijiagouyizhiyudianqiangchongtu

，bingqie，gaopindeweijiagouyuhenduoyibeifamingchulaiyonglaichuligonglvwentidedigonghaoshejijishudoubushihe。cichu
，wojiangchujilianggezhuyaodedigonghaoshejifangfa。

一個是時鍾門控技術，時鍾門控技術會在每個狀態元件（寄存器
、鎖等）之(zhi)前(qian)插(cha)入(ru)一(yi)個(ge)時(shi)鍾(zhong)啟(qi)動(dong)係(xi)統(tong)
，以(yi)至(zhi)於(yu)如(ru)果(guo)沒(mei)有(you)新(xin)的(de)數(shu)據(ju)寫(xie)入(ru)的(de)話(hua)，元(yuan)件(jian)將(jiang)沒(mei)有(you)時(shi)鍾(zhong)控(kong)製(zhi)。這(zhe)樣(yang)就(jiu)可(ke)以(yi)節(jie)省(sheng)大(da)量(liang)因(yin)回(hui)寫(xie)相(xiang)同(tong)的(de)高(gao)速(su)緩(huan)存(cun)而(er)浪(lang)費(fei)的(de)充(chong)電(dian)/放電時間。這個方式也將一個附加延遲（門控功能）插入時鍾路徑。高頻率的設計一般是低利潤率運行，根本就不適合在最關鍵的信號（時鍾）插入附加可變延遲。


另一個常見的技巧是電源門控。這涉及到要在芯片不同部分的電壓源上放上晶體管(guan)。通(tong)常(chang)情(qing)況(kuang)下(xia)，當(dang)不(bu)使(shi)用(yong)時(shi)，那(na)些(xie)不(bu)同(tong)的(de)功(gong)能(neng)模(mo)塊(kuai)和(he)供(gong)電(dian)部(bu)分(fen)會(hui)關(guan)閉(bi)，但(dan)高(gao)頻(pin)設(she)計(ji)往(wang)往(wang)不(bu)會(hui)這(zhe)樣(yang)做(zuo)。電(dian)源(yuan)控(kong)製(zhi)晶(jing)體(ti)管(guan)不(bu)但(dan)需(xu)要(yao)添(tian)加(jia)一(yi)個(ge)額(e)外(wai)的(de)壓(ya)降(jiang)，從(cong)而(er)延(yan)緩(huan)晶(jing)體(ti)管(guan)開(kai)關(guan)速(su)度(du)，而(er)且(qie)一(yi)個(ge)非(fei)常(chang)細(xi)的(de)流(liu)水(shui)線(xian)處(chu)理(li)器(qi)根(gen)本(ben)沒(mei)有(you)多(duo)少(shao)部(bu)分(fen)可(ke)以(yi)在(zai)任(ren)何(he)給(gei)定(ding)的(de)時(shi)間(jian)內(nei)被(bei)關(guan)閉(bi)。

因此，從微架構的角度來看，高頻和細的設計不隻是智能power-wise。
[page]

二、晶體管縮放

處理器頻率沒有上漲的另一個主要原因很簡單，就是晶體管本身並沒有變得更快。

其他人提到了晶體管寬度尺寸的因素
，但晶體管寬實際上是穩步下降的，並且會繼續下去，摩爾定律在這方麵還是很好地發揮作用的。


英特爾目前正在45納米的基礎上製造32納米的HKMG（high-k絕緣層+金屬閘極） 。兩年之前，它是65納米，再之前是90納米。TSMC， IBM and GlobalFoundries 公司今年開始生產28納米芯片。英特爾正計劃調整到22納米。 （更新：14nm已經出來了）。

然而，問題是
，當晶體管的尺寸越來越小時他們卻沒有越來越快。要理解這一點，有點MOSFET（金氧半場效晶體管）的背景是必要的。

眾所周知，晶體管的開關速度取決於許多因素。其中一個主要因素是電場在閘極（控製到交換機）中創建的強度。電場強度取決於閘極（其變小，晶體管收縮）的兩個區域，以及閘門厚度。

suizhejingtiguandesuoxiao
，mendemianjizaijianshao。zaiguoqu，zhajiquyumianjidejianshaoyiweizheyigejingtiguandezhajiyekeyizuodegengbo。ruguonizhidaojibendedianrongqishiruhegongzuode，nijiuhuizhidao，lianggedaodianbanzhijianjuliyuexiao，tamenzhijiandedianchangjiuyueqiang。zhegegongzuoyuanlizaiMOSFETshangtongyangtongyong。gengbodezhajidianjiezhidaozhiyougengqiangdedianchangtongguojingtiguangoudao
，zheyiweizhejingtiguandeqiehuansudugengkuai。jingtiguanzhajimianjijianshaoyiweizhezhamenkeyizuodegengbo，bingqieduifuzaidianrongzengjiawuhai。

然而，至於45納米，現在的閘介質約0.9納米厚——大約一個二氧化矽分子的大小，所以根本不可能做出更薄的了。因此，英特爾改用以鉿材料為基礎材料的High-K取代二氧化矽，成為閘極電介質（許多人懷疑是矽酸鉿）。他們還把連接閘門的材料從多晶矽變成金屬材料。

zhezhongfangfayouzhuyutigaojingtiguandesudu，dantataiangguile，zhinengshiyigequanyizhiji。shiqinghenjiandan，meiyiciwomenliyongzhiqianyiyoudejiandandesuofangbilisuoxiaojingtiguan，douhuidaozhigengkuaidejingtiguanjieshu。

三、芯片縮放

頻率斜升放緩的另一個主要原因是晶體管不再是唯一的——在某些情況下，即使是最大的——處理器可以運行多快的關鍵。現在

，連接這些晶體管的電線成為延遲的主要因素。
隨sui著zhe晶jing體ti管guan越yue來lai越yue小xiao，連lian接jie它ta們men的de電dian線xian變bian得de更geng細xi。細xi線xian意yi味wei著zhe更geng高gao的de阻zu力li和he更geng低di的de電dian流liu。事shi實shi是shi較jiao小xiao的de晶jing體ti管guan能neng夠gou驅qu動dong少shao量liang的de電dian流liu，很hen容rong易yi發fa現xian，晶jing體ti管guan的de開kai關guan速su度du隻zhi能neng部bu分fen確que定ding電dian路lu的de路lu徑jing延yan遲chi情qing況kuang。

當dang然ran，在zai芯xin片pian設she計ji過guo程cheng中zhong可ke以yi使shi用yong許xu多duo技ji巧qiao來lai對dui付fu這zhe個ge問wen題ti。一yi個ge布bu局ju和he布bu線xian良liang好hao的de工gong程cheng師shi將jiang嚐chang試shi以yi類lei似si的de路lu徑jing來lai規gui劃hua其qi時shi鍾zhong和he數shu據ju信xin號hao的de路lu線xian，這zhe樣yang可ke以yi使shi兩liang個ge信xin號hao同tong時shi傳chuan送song
，並bing在zai同tong一yi時shi間jian到dao達da目mu的de地di。對dui於yu數shu據ju密mi集ji型xing芯xin片pian，輕qing控kong設she計ji會hui是shi一yi種zhong非fei常chang有you效xiao的de解jie決jue方fang案an
，例li如ru固gu定ding功gong能neng的de視shi頻pin編bian解jie碼ma引yin擎qing或huo網wang絡luo處chu理li器qi。

然而，帶有web交互的微處理器是一個非常複雜的、非(fei)常(chang)規(gui)的(de)設(she)計(ji)，數(shu)據(ju)訪(fang)問(wen)多(duo)個(ge)地(di)點(dian)時(shi)並(bing)不(bu)總(zong)是(shi)遵(zun)循(xun)時(shi)鍾(zhong)規(gui)律(lv)，它(ta)有(you)反(fan)饋(kui)路(lu)徑(jing)和(he)循(xun)環(huan)，有(you)集(ji)中(zhong)的(de)資(zi)源(yuan)
，如(ru)風(feng)險(xian)跟(gen)蹤(zong)，調(tiao)度(du)
，分(fen)支(zhi)預(yu)測(ce)
，寄(ji)存(cun)器(qi)文(wen)件(jian)等(deng)等(deng)。另(ling)外(wai)，重(zhong)控(kong)設(she)計(ji)很(hen)容(rong)易(yi)被(bei)複(fu)製(zhi)到(dao)更(geng)多(duo)的(de)內(nei)核(he)，但(dan)要(yao)通(tong)過(guo)標(biao)準(zhun)的(de)方(fang)法(fa)提(ti)高(gao)處(chu)理(li)器(qi)頻(pin)率(lv)的(de)時(shi)候(hou)，其(qi)所(suo)要(yao)求(qiu)的(de)細(xi)線(xian)是(shi)很(hen)複(fu)雜(za)的(de)。

相關閱讀：

簡述GPU作用原理及對比分析CPU和DSP
誰還對係統級芯片SoC與傳統CPU傻傻分不清

？
賜你火眼金睛！一眼便知CPU“真八核”在哪