承前：從去耦半徑出發，通過去耦半徑的計算，讓大家直觀的看到我們常見的電容的“有效範圍”問題。

 

本節：討論濾波電容的位置與PDN阻抗的關係，提出“全局電容”與“局部電容”的概念。能看到當電容呈現“全局特性”的時候，電容的位置其實沒有想象中那麼重要。

 

啟後：多層板設計的時候
，電容傾向於呈現“全局特性”，“電源加磁珠”的設計方法
，會影響電容在全局範圍內起作用。同時電源種類太多，還會帶來其他設計問題。

 

通過上一篇文章，我們知道平常“耳熟能詳”的電容去耦半徑理論
，對PCB設計其實沒有什麼指導意義。0.1uf的電容去耦半徑足夠大，設計中參考這個值沒有用處
，工程師還是會“盡量”把0.1uf電容靠近芯片的電源管教放置。PCB設計師需要更有效的理論來指導電容的布局設計。

 

既(ji)然(ran)簡(jian)單(dan)的(de)用(yong)四(si)分(fen)之(zhi)一(yi)波(bo)長(chang)理(li)論(lun)推(tui)算(suan)的(de)電(dian)容(rong)去(qu)耦(ou)半(ban)徑(jing)不(bu)起(qi)作(zuo)用(yong)，那(na)麼(me)電(dian)容(rong)放(fang)置(zhi)得(de)離(li)芯(xin)片(pian)電(dian)源(yuan)管(guan)腳(jiao)比(bi)較(jiao)遠(yuan)
，還(hai)會(hui)有(you)哪(na)些(xie)影(ying)響(xiang)呢(ne)

？很(hen)多(duo)人(ren)都(dou)答(da)對(dui)了(le)，影(ying)響(xiang)安(an)裝(zhuang)電(dian)感(gan)。

 

在上一個專題的第四篇文章裏麵
，已經討論過電容安裝電感的估算。這一次，我們來更詳細的看看安裝電感。從圖1能看到，安裝電感可以簡單分為L above和 L below。

在這裏引入兩個概念：Labove 、Lbelow  (電容和IC下麵的電流回路大小不一定一樣，但在這裏分析的時候，假定大小等同）

 

總電感：LTotal= 2Labove+Lbelow

 

Labove包括電容的ESL和Fan out帶來的電感，我們會另外專題討論電容的Fan out問題。至於L below就更多收到電容位置的影響。簡單來說，電容離芯片電源管腳越遠
，L below圍成的麵積就越大，相應的安裝電感就越大。

 

更具體點，Lbelow主要是兩個過孔的自感和互感，當電容的位置離IC器件更近時，如圖2所示，Lbelow的互感增大

，因互感的作用與自感的作用相反
，導致其整體電感減小，充放電速率更快

其實從圖1可以簡單看出，G和P之間的距離對L below影響很大
，G和P之間的距離越近
，L below對應的陰影區域麵積就越小。而L below越小
，也就意味這電容可以放得越遠，換句話說，電容的有效濾波範圍更大。電容也就更加傾向於呈現“全局”特性。

 

下xia一yi節jie我wo們men還hai會hui通tong過guo一yi個ge直zhi觀guan的de仿fang真zhen，讓rang大da家jia看kan到dao平ping麵mian距ju離li與yu安an裝zhuang電dian感gan的de關guan係xi
，以yi及ji為wei什shen麼me說shuo在zai新xin的de設she計ji條tiao件jian下xia
，電dian容rong會hui呈cheng現xian全quan局ju特te性xing。

 

圖3是一個簡單的總結，更具體的分析，請聽下回分解。