對於高速模擬信號鏈設計的PCBbujubuxianyouxuduodeyinsuxuyaozhuyi
，youxieyinsuqujueyuyingyong，zaisuoyoudeshejibujuzhong，shejigongchengshidoubixujinliangyijianxiaowuchaweimude

，benyingyongbijitigongdexinxiduishejigongchengshidexiayigegaosushejixiangmuhuiyousuobangzhu。

裸露焊盤

裸露焊盤(EPAD)有時會被忽視，但它對充分發揮信號鏈的性能以及器件充分散熱非常重要。

裸露焊盤，ADI公司稱之為引腳0，是(shi)目(mu)前(qian)大(da)多(duo)數(shu)器(qi)件(jian)下(xia)方(fang)的(de)焊(han)盤(pan)。它(ta)是(shi)一(yi)個(ge)重(zhong)要(yao)的(de)連(lian)接(jie)，芯(xin)片(pian)的(de)所(suo)有(you)內(nei)部(bu)接(jie)地(di)都(dou)是(shi)通(tong)過(guo)它(ta)連(lian)接(jie)到(dao)器(qi)件(jian)下(xia)方(fang)的(de)中(zhong)心(xin)點(dian)。不(bu)知(zhi)您(nin)是(shi)否(fou)注(zhu)意(yi)到(dao)，目(mu)前(qian)許(xu)多(duo)轉(zhuan)換(huan)器(qi)和(he)放(fang)大(da)器(qi)中(zhong)缺(que)少(shao)接(jie)地(di)引(yin)腳(jiao)，原(yuan)因(yin)就(jiu)在(zai)於(yu)裸(luo)露(lu)焊(han)盤(pan)。

關鍵是將此引腳妥善固定(即焊接)至PCB，實現牢靠的電氣和熱連接。如果此連接不牢固
，就會發生混亂，換言之，設計可能無效。

實現最佳連接

利用裸露焊盤實現最佳電氣和熱連接有三個步驟。首先，在可能的情況下，應在各PCB層ceng上shang複fu製zhi裸luo露lu焊han盤pan，這zhe樣yang做zuo的de目mu的de是shi為wei了le與yu所suo有you接jie地di和he接jie地di層ceng形xing成cheng密mi集ji的de熱re連lian接jie，從cong而er快kuai速su散san熱re。此ci步bu驟zhou與yu高gao功gong耗hao器qi件jian及ji具ju有you高gao通tong道dao數shu的de應ying用yong相xiang關guan。在zai電dian氣qi方fang麵mian，這zhe將jiang為wei所suo有you接jie地di層ceng提ti供gong良liang好hao的de等deng電dian位wei連lian接jie。

甚至可以在底層複製裸露焊盤(見圖1)，它可以用作去耦散熱接地點和安裝底側散熱器的地方。

圖1. 裸露焊盤布局示例

其次
，將裸露焊盤分割成多個相同的部分
，如同棋盤。在打開的裸露焊盤上使用絲網交叉格柵，或使用阻焊層。此步驟可以確保器件與PCB之間的穩固連接。在回流焊組裝過程中

，無法決定焊膏如何流動並最終連接器件與PCB。lianjiekenengcunzai，danfenbubujun。kenengzhidedaoyigelianjie，bingqielianjiehenxiao，huozhegengzaogao，weiyuguaijiaochu。jiangluoluhanpanfengeweijiaoxiaodebufenkeyiquebaogegequyudouyouyigelianjiedian，shixiangenglaokao、均勻連接的裸露焊盤(見圖2和圖3)。

圖2. EPAD布局不當的示例

圖3. 較佳EPAD布局示例

最後

，應ying當dang確que保bao各ge部bu分fen都dou有you過guo孔kong連lian接jie到dao地di。各ge區qu域yu通tong常chang都dou很hen大da
，足zu以yi放fang置zhi多duo個ge過guo孔kong。組zu裝zhuang之zhi前qian
，務wu必bi用yong焊han膏gao或huo環huan氧yang樹shu脂zhi填tian充chong每mei個ge過guo孔kong，這zhe一yi步bu非fei常chang重zhong要yao，可ke以yi確que保bao裸luo露lu焊han盤pan焊han膏gao不bu會hui回hui流liu到dao這zhe些xie過guo孔kong空kong洞dong中zhong
，影ying響xiang正zheng確que連lian接jie。

[page]
去耦和層電容

有時工程師會忽略使用去耦的目的，僅僅在電路板上分散大小不同的許多電容
，使較低阻抗電源連接到地。但問題依舊：需要多少電容?許多相關文獻表明
，必須使用大小不同的許多電容來降低功率傳輸係統(PDS)的阻抗，但這並不完全正確。相反
，僅需選擇正確大小和正確種類的電容就能降低PDS阻抗。

圖4. 電容示例

例如，考慮設計一個10 mΩ參考層
，如圖4所示。如紅色曲線所示，係統電路板上使用許多不同值的電容，0.001μF、0.01μF
、0.1μF等等。這當然可以降低500 MHz頻率範圍內的
阻抗，但是，請看綠色曲線
，同樣的設計僅使用0.1μF和10μF電容。這證明，如果使用正確的電容
，則不需要如此多的電容。這也有助於節省空間和物料(BOM)成本。

注意，並非所有電容“生而平等”
，即使同一供應商，工藝、尺寸和樣式也有差別。如果未使用正確的電容，不論是多個電容還是幾個不同類型
，都會給PDS帶來反作用。

結果可能是形成電感環路。電容放置不當或者使用不同工藝和型號的電容(因而對係統內的頻率做出不同響應)，彼此之間可能會發生諧振(見圖5)。

圖5. 諧振電容

了解係統所用電容類型的頻率響應很重要。隨便選用電容，會讓設計低阻抗PDS係統的努力付之東流。

PDS的高頻層電容

要設計出合格的PDS
，需要使用各種電容(見圖4)。PCB上使用的典型電容值隻能將直流或接近直流頻率至約500 MHz範圍的阻抗降低。高於500 MHz頻率時，電容取決於PCB形成的內部電容。注意，電源層和接地層緊密疊置會有幫助。

應當設計一個支持較大層電容的PCB層疊結構。例如，六層堆疊可能包含頂部信號層
、第一接地層、第一電源層、第二電源層

、第二接地層和底部信號層。規定第一接地層和第一電源層在層疊結構中彼此靠近
，這兩層間距為2到4密爾，形成一個固有高頻層電容。此電容的最大優點是它是免費的，隻需在PCB製造筆記中注明。如果必須分割電源層
，同一層上有多個VDD電源軌
，則應使用盡可能大的電源層。不要留下空洞，同時應注意敏感電路。這將使該VDD層的電容最大。

如果設計允許存在額外的層(上例中，從六層變為八層)，則應將兩個額外的接地層放在第一和第二電源層之間。在核心間距同樣為2到3密爾的情況下，此時層疊結構的固有電容將加倍(示例見圖6)。

與添加更多分立高頻電容以在高頻時保持低阻抗相比，此結構更易於設計。

圖6. 高頻層電容示例

PDS的de任ren務wu是shi將jiang響xiang應ying電dian源yuan電dian流liu需xu求qiu而er產chan生sheng的de電dian壓ya紋wen波bo降jiang至zhi最zui低di
，這zhe點dian很hen重zhong要yao但dan常chang被bei忽hu略lve。所suo有you電dian路lu都dou需xu要yao電dian流liu
，有you些xie電dian路lu需xu求qiu量liang較jiao大da，有you些xie電dian路lu則ze需xu要yao以yi較jiao快kuai的de速su率lv提ti供gong電dian流liu。采cai用yong充chong分fen去qu耦ou的de低di阻zu抗kang電dian源yuan層ceng或huo接jie地di層ceng以yi及ji良liang好hao的dePCB層疊

，有助於將因電路的電流需求而產生的電壓紋波降至最低。例如，根據所用的去耦策略，如果係統設計的開關電流為1 A，PDS的阻抗為10 mΩ，則最大電壓紋波為10 mV。計算很簡單：V = IR。

憑借完美的PCB堆疊，可覆蓋高頻範圍
，同時在電源層起始入口點和高功率或浪湧電流器件周圍使用傳統去耦
，可覆蓋低頻範圍(<500 MHz)。這可確保PDS阻抗在整個頻率範圍內均最低。沒有必要各處都配置電容;電容正對著每個IC放置會破壞許多製造規則。如果需要這種嚴厲的措施，則說明電路存在其它問題。

層耦合

一些布局不可避免地具有重疊電路層(見圖7)。有些情況下，可能是敏感模擬層(例如電源、接地或信號)
，下方的一層是高噪聲數字層。

圖7. 交叉耦合層示例

這常常被忽略，因為高噪聲層是在另一層——在zai敏min感gan的de模mo擬ni層ceng下xia方fang。然ran而er
，一yi個ge簡jian單dan的de實shi驗yan就jiu可ke以yi證zheng明ming事shi實shi並bing非fei如ru此ci。以yi某mou一yi層ceng麵mian為wei例li
，在zai任ren一yi層ceng注zhu入ru信xin號hao。接jie著zhe連lian接jie另ling一yi層ceng，將jiang該gai相xiang鄰lin層ceng交jiao叉cha耦ou合he至zhi頻pin譜pu分fen析xi儀yi。耦ou合he到dao相xiang鄰lin層ceng的de信xin號hao量liang如ru圖tu8所示。即使間距40密爾
，某種意義上它仍是電容
，因此在某些頻率下仍會耦合信號至相鄰層。

圖8. 交叉耦合層實測結果

圖8顯示了這樣的一個例子。舉例來說，假設一個層麵上的高噪聲數字層具有高速開關的1 V信號。這意味著，另一層將看到1 mV的耦合(約60 dB隔離)。對具有2-V p-p滿量程擺幅的12位ADC
，這是2 LSB的耦合。對於特定的係統這可能不成問題
，但應注意，如果係統的靈敏度提升兩位
，從12位增至14位，此耦合的靈敏度隻會提高四倍，即8 LSB。

hulvecileixingdejiaochacengouhekenengshixitongshixiao，huozhexueruosheji。bixuzhuyi
，liangcengzhijiancunzaideouhekenengchaochuxiangxiang。zaimubiaopinpuneifaxianzaoshengzasanouheshiyingzhuyizheyidian。youshibujujuedinglefeiyuqixinhaohuocengyingjiaochaouhezhibutongceng。tongyang
，tiaoshiminganxitongshiyingzhuyizheyidian。gaiwentikenengchuxianzaixiamianyiceng。

[page]
分離接地

模擬信號鏈設計人員最常提出的問題是：使用ADC時是否應將接地層分為AGND和DGND接地層?簡單回答是：視情況而定。

詳細回答則是：通常不分離。為什麼不呢?因為在大多數情況下，盲目分離接地層隻會增加返回路徑的電感，它所帶來的壞處大於好處。

從公式V = L(di/dt)可以看出
，隨著電感增加，電壓噪聲會提高。隨著電感增加，設計人員一直努力壓低的PDS阻抗也會增加。隨著提高ADC采樣速率的需求繼續增長，降低開關電流(di/dt)的方式卻很有限。因此
，除非需要分離接地層，否則請保持這些接地連接。

關鍵是電路分割要合理
，這樣就不必分離接地層，如圖9suoshi。zhuyi
，ruguobujuyunxuninjiangdianlubaochizaigeziquyunei
，bianbuxuyaofenlijiediceng。rucifengeketigongxingxingjiedi，congerjiangfanhuidianliujuxianzaitedingdianlubufen。

圖9. 良好電路分割示例

例li如ru，受shou尺chi寸cun限xian製zhi的de影ying響xiang，電dian路lu板ban無wu法fa實shi現xian良liang好hao的de布bu局ju分fen割ge時shi，就jiu需xu要yao分fen離li接jie地di層ceng。這zhe可ke能neng是shi為wei了le符fu合he傳chuan統tong設she計ji要yao求qiu或huo尺chi寸cun，必bi須xu將jiang髒zang亂luan的de總zong線xian電dian源yuan或huo高gao噪zao聲sheng數shu字zi電dian路lu放fang在zai某mou些xie區qu域yu。這zhe種zhong情qing況kuang下xia

，分fen離li接jie地di層ceng是shi實shi現xian良liang好hao性xing能neng的de關guan鍵jian。然ran而er，為wei使shi整zheng體ti設she計ji有you效xiao
，必bi須xu在zai電dian路lu板ban的de某mou個ge地di方fang通tong過guo一yi個ge電dian橋qiao或huo連lian接jie點dian將jiang這zhe些xie接jie地di層ceng連lian在zai一yi起qi。因yin此ci
，應ying將jiang連lian接jie點dian均jun勻yun地di分fen布bu在zai分fen離li的de接jie地di層ceng上shang。

最終，PCB上往往會有一個連接點成為返回電流通過而不會導致性能降低或強行將返回電流耦合至敏感電路的最佳位置。如果此連接點位於轉換器、其附近或下方

，則不需要分離接地。

結束語

youyuzuijiaxuanxiangtaiduo，bujukaolvzongshilingrenkunhuo。jishuheyuanzeyizhishigongsishejiwenhuadeyibufen。gongchengshixihuanjiejianyiqianshejizhongdejingyan，tongshichanpinshangshiyalishishejirenyuanbuyuangenggaihuochangshixinjishu。tamenjuniyufengxianquanheng
，zhizhixitongneichuxianzhongdawenti。

在評估板

、模mo塊kuai和he係xi統tong級ji別bie，簡jian單dan的de單dan一yi接jie地di最zui佳jia。良liang好hao的de電dian路lu分fen割ge是shi關guan鍵jian。這zhe也ye影ying響xiang到dao層ceng和he相xiang鄰lin層ceng布bu局ju。如ru果guo敏min感gan層ceng在zai高gao噪zao聲sheng數shu字zi層ceng以yi上shang
，請qing注zhu意yi可ke能neng會hui發fa生sheng交jiao叉cha耦ou合he。組zu裝zhuang也ye很hen重zhong要yao;提供給PCB車間或組裝車間的製造筆記應善加利用

，確保IC裸露焊盤和PCB之間具有可靠連接。

組裝不良常常導致係統性能欠佳。靠近電源層入口點和轉換器或IC的VDD引腳的去耦總是有利的。然而，為了增加固有高頻去耦電容，應使用緊密疊置的電源和接地層(間距≤4密爾)。此方法不會帶來額外成本，隻需花幾分鍾更新PCB製造筆記。

設計高速、高(gao)分(fen)辨(bian)率(lv)轉(zhuan)換(huan)器(qi)布(bu)局(ju)時(shi)
，很(hen)難(nan)照(zhao)顧(gu)到(dao)所(suo)有(you)的(de)具(ju)體(ti)特(te)性(xing)。每(mei)個(ge)應(ying)用(yong)都(dou)是(shi)獨(du)一(yi)無(wu)二(er)的(de)。希(xi)望(wang)本(ben)應(ying)用(yong)筆(bi)記(ji)所(suo)述(shu)的(de)幾(ji)個(ge)要(yao)點(dian)有(you)助(zhu)於(yu)設(she)計(ji)工(gong)程(cheng)師(shi)更(geng)好(hao)地(di)了(le)解(jie)未(wei)來(lai)的(de)係(xi)統(tong)設(she)計(ji)。

【相關閱讀】

電子工程師入門：PCB布線的不傳之秘
http://0-fzl.cn/emc-art/80022616
入門必看！資深前輩教你用常識來學習PCB布線
http://0-fzl.cn/emc-art/80022616
精華：搞定開關電源PCB布線設計的八大要點【原創】
http://0-fzl.cn/emc-art/80022616