【導讀】在zai功gong率lv轉zhuan換huan中zhong，效xiao率lv和he功gong率lv密mi度du至zhi關guan重zhong要yao。每mei一yi個ge造zao成cheng能neng量liang損sun失shi的de因yin素su都dou會hui產chan生sheng熱re量liang，並bing需xu要yao通tong過guo昂ang貴gui且qie耗hao能neng的de冷leng卻que係xi統tong來lai去qu除chu。軟ruan開kai關guan技ji術shu與yu碳tan化hua矽gui（SiC）技術的結合為提升開關頻率提供了可能；從cong而er能neng夠gou縮suo減jian暫zan存cun能neng量liang和he用yong於yu平ping滑hua開kai關guan模mo式shi轉zhuan換huan器qi輸shu出chu無wu源yuan元yuan件jian的de尺chi寸cun及ji數shu量liang，還hai為wei轉zhuan換huan器qi構gou建jian了le減jian少shao發fa熱re量liang並bing由you此ci使shi用yong更geng小xiao散san熱re片pian的de基ji礎chu。

在zai功gong率lv轉zhuan換huan中zhong，效xiao率lv和he功gong率lv密mi度du至zhi關guan重zhong要yao。每mei一yi個ge造zao成cheng能neng量liang損sun失shi的de因yin素su都dou會hui產chan生sheng熱re量liang，並bing需xu要yao通tong過guo昂ang貴gui且qie耗hao能neng的de冷leng卻que係xi統tong來lai去qu除chu。軟ruan開kai關guan技ji術shu與yu碳tan化hua矽gui（SiC）技術的結合為提升開關頻率提供了可能；從cong而er能neng夠gou縮suo減jian暫zan存cun能neng量liang和he用yong於yu平ping滑hua開kai關guan模mo式shi轉zhuan換huan器qi輸shu出chu無wu源yuan元yuan件jian的de尺chi寸cun及ji數shu量liang，還hai為wei轉zhuan換huan器qi構gou建jian了le減jian少shao發fa熱re量liang並bing由you此ci使shi用yong更geng小xiao散san熱re片pian的de基ji礎chu。

duiyuchuantongdeguijigonglvjingtiguaneryan，yixiexiaolvhepinlvshangdegaijindeyiyugonglvzhuanhuanqishejizhongcongjiandanyingkaiguanxiangruankaiguanjiagoudezhuanbian。zhezhonggongyijishudebiangezhisuoyizhongyao，shiyouyujinguanguijishuzaitigaokaiguanpinlvhegaishanxiaolvfangmianqudelechangzujinbu，danSiC使得軟開關技術得以更為有效地應用。

硬開關和軟開關之間的主要區別在於，軟開關減少或消除了功率晶體管在開通和關斷階段默認電壓及電流條件下的損耗。圖1展示了一個零電壓開通（ZVS）技術的典型示例
；其(qi)用(yong)於(yu)消(xiao)除(chu)開(kai)通(tong)時(shi)的(de)開(kai)關(guan)損(sun)耗(hao)。在(zai)電(dian)源(yuan)開(kai)關(guan)中(zhong)
，其(qi)餘(yu)的(de)主(zhu)要(yao)損(sun)耗(hao)包(bao)括(kuo)傳(chuan)導(dao)損(sun)耗(hao)和(he)關(guan)斷(duan)時(shi)的(de)開(kai)關(guan)損(sun)耗(hao)。隨(sui)著(zhe)開(kai)關(guan)頻(pin)率(lv)的(de)增(zeng)加(jia)，電(dian)壓(ya)和(he)電(dian)流(liu)的(de)同(tong)步(bu)擺(bai)動(dong)會(hui)導(dao)致(zhi)顯(xian)著(zhu)的(de)損(sun)耗(hao)。從(cong)概(gai)念(nian)上(shang)講(jiang)，軟(ruan)開(kai)關(guan)通(tong)過(guo)調(tiao)整(zheng)電(dian)壓(ya)和(he)電(dian)流(liu)擺(bai)動(dong)的(de)時(shi)序(xu)來(lai)減(jian)少(shao)或(huo)消(xiao)除(chu)損(sun)耗(hao)；但“軟開關”這一術語實際涵蓋了設計師用來限製損耗的多種技術。

圖1
，ZVS軟開關波形及不同開關階段半橋電路的主要能量損耗來源

零電壓開通（ZVS）是開通階段最廣泛使用的軟開關形式；它遵循一個簡單的核心原理：在電流能自由通過晶體管溝道之前
，減少漏極和源極間的電壓。在開通之前，輸出電容也被充電到與漏-源電壓相同的水平；輸出電容是漏-源電容和柵-漏電容之和。為利用ZVS帶來的優勢，需要將這些存儲的電荷清除至負載中，以避免在開通時漏-源電壓下降和漏-源電流上升同時發生而導致的損耗。理想情況下，當晶體管溝道兩端的電壓較低（已接近零）時，電流開始上升。

盡管ZVS的de廣guang泛fan應ying用yong解jie決jue了le開kai關guan轉zhuan換huan器qi中zhong最zui重zhong要yao的de損sun耗hao源yuan頭tou問wen題ti，但dan如ru果guo設she計ji師shi要yao充chong分fen利li用yong更geng高gao頻pin率lv的de工gong作zuo優you勢shi
，還hai需xu要yao密mi切qie關guan注zhu其qi它ta損sun耗hao源yuan。一yi些xie應ying用yong正zheng暴bao露lu出chu傳chuan統tong設she計ji中zhong一yi些xie效xiao率lv低di下xia的de問wen題ti。諸zhu如ru大da型xing語yu言yan模mo型xing等deng領ling先xianAI應用對加速器的要求越來越高
，導致這些加速器的工作溫度接近IC封裝的承熱極限；PCB上的每個器件都要消耗數百瓦的功率。其結果是
，向承載多核微處理器、圖形處理單元和專用AI加速器的高密度機架所提供的電量急劇增加。

功率需求已達到一個臨界點；其中功率轉換器需要為機架式係統提供高達8kW的電力。在此過程中，它們將從數百伏的交流或直流饋電中取電，並以高電流水平將其轉換為48V電壓，以便分配給各個處理器群。這要求功率轉換器兼具高效率和高密度
，並需要承受600V或更高電壓浪湧的故障。由於ZVS軟開關將開通開關損耗降至接近0
，因此在ZVS軟開關應用中

，功率半導體的主要損耗變為傳導損耗。這使得導致下一個關鍵效率損失的原因成為關注點：即電流通過時晶體管溝道中電阻所引起的傳導損耗。

理想情況下，功率轉換器中的導通電阻應盡可能低。工藝上的改進已幫助矽超結器件滿足了這些需求；但設計師如今可以利用碳化矽（SiC）等寬帶隙技術，在400V至800V母線電壓的應用中充分利用更低電阻所帶來的優勢。

碳化矽（SiC）在高密度功率轉換器中的一個首要優勢在於，它能夠以極低的RdsA（單位麵積導通電阻）支持高擊穿電壓；這對於數據中心的部署十分關鍵
，因為數據中心的配電電壓需要足夠高
，以防止在電源電纜上產生過大的電阻損耗。

然而，並非所有的SiC器件都完全相同。用SiC的等效器件替換矽超結MOSFET以充分利用效率和功率密度方麵的改進，似乎是一個誘人的選擇。基於SiC的設計還帶來了其它機會，使得將MOSFET結構替換為能夠大幅降低導通電阻的結構變得更具價值。對此
，結型場效應晶體管（JFET）結構提供了關鍵優勢。它具有概念上更簡單的結構（如圖2中右下部分所示）；此外，得益於載流子無需先通過類似MOSFET的溝道再進入連接至漏極的n型漂移區，因而能夠實現更低的整體電阻。這讓導通電阻更接近由擊穿電壓所決定的理論極限值
；使得JFET與MOSFET相比，在擊穿電壓方麵能提供更高的安全裕量，同時每單位麵積的導通電阻更低。

圖2，SiC MOSFET與用於共源共柵電路SiC JFET的截麵比較

JFET在(zai)功(gong)率(lv)電(dian)路(lu)中(zhong)應(ying)用(yong)較(jiao)少(shao)使(shi)用(yong)的(de)一(yi)個(ge)原(yuan)因(yin)是(shi)它(ta)作(zuo)為(wei)一(yi)種(zhong)常(chang)開(kai)型(xing)器(qi)件(jian)，需(xu)要(yao)負(fu)電(dian)壓(ya)才(cai)能(neng)完(wan)全(quan)關(guan)斷(duan)。通(tong)過(guo)使(shi)用(yong)共(gong)源(yuan)共(gong)柵(zha)結(jie)構(gou)，可(ke)以(yi)實(shi)現(xian)更(geng)類(lei)似(si)於(yu)MOSFET（常關）的控製。這種結構將SiC JFET與低壓矽基MOSFET串聯。在共源共柵結構中采用低電壓矽基器件

，如圖2右上部分所示，可最大限度地減小整體運行電阻；均衡的設計使得MOSFET對總導通電阻的貢獻小於10%。因此，可以將MOSFET和JFET融合在單一封裝中
，以便於集成和設計——Qorvo將這種設備類型稱為SiC FET；它與SiC MOSFET有著明顯的區別。

通過使用低電壓矽基MOSFET將控製柵極與JFET分離，可以避免通常會降低基於MOSFET設計性能的其它折衷。柵極控製的解耦使得可以在不犧牲SiC性能的前提下優化柵極電壓及其相關電荷。標準的SiC MOSFET通常需要較高的柵極電壓
，往往接近20V，以確保在整個工作溫度範圍內的正確運行。與JFET結合的共源共柵架構使得使用較低的柵極電壓（0V至12V）成(cheng)為(wei)可(ke)能(neng)

，這(zhe)有(you)助(zhu)於(yu)減(jian)少(shao)柵(zha)極(ji)電(dian)荷(he)
，而(er)柵(zha)極(ji)電(dian)荷(he)正(zheng)是(shi)在(zai)開(kai)關(guan)過(guo)程(cheng)中(zhong)產(chan)生(sheng)損(sun)耗(hao)的(de)另(ling)一(yi)個(ge)潛(qian)在(zai)來(lai)源(yuan)，尤(you)其(qi)是(shi)在(zai)輕(qing)負(fu)載(zai)時(shi)對(dui)於(yu)具(ju)有(you)高(gao)開(kai)關(guan)頻(pin)率(lv)的(de)軟(ruan)開(kai)關(guan)應(ying)用(yong)。

在共源共柵配置中結合使用JFET和矽基MOSFET
，進一步帶來了通過降低米勒電容（即柵極到漏極電容

，Cgd）來提高效率的機會。高電容會對MOSFET的開關速率產生不利影響。共源共柵結構所實現的改進同樣提升了密度
，因為它們使得開關頻率可以高於傳統矽基器件的實用水平。

盡管ZVS避免了開通損耗，但仍然存在死區時間；在此期間沒有功率輸出。這種死區時間在矽基設計中可長達300ns
；它減少了每個周期內可用於導通狀態的時長比例
，從而限製了最大可用開關頻率。在500kHz的開關頻率（周期為2μs）下

，開通和關斷邊緣的死區時間各為300ns，占整個開通周期的30%。相比矽超結MOSFET
，SiC JFET的輸出電容降低了10倍，從而顯著縮短了所需的死區時間並提高了頻率。

十分重要的一點是，不應忽視在關斷階段降低損耗的機會，因為這在轉向SiC技術後可能更具優勢。如果不使用額外的電路
，當晶體管關斷時，電流和漏-源電壓將同時變化，會導致類似於硬開關在開通階段的損耗。然而
，快速關斷除了減少關斷開關損耗
，也會在設備漏-源端引入高關斷電壓尖峰和振鈴。

控製關斷漏-源電壓尖峰和振鈴有兩種常見方法。一種是使用高柵極電阻（Rg）來降低器件開關速度
；另一種方法是利用低柵極電阻和漏-源RC緩衝器電路來抑製VDS尖峰及振鈴。一個常見的誤解是認為使用緩衝器的效率很低；然而，對於如LLC諧振或相移全橋等經常使用ZVS開關技術的拓撲結構來說，采用緩衝器比高柵極電阻更為高效。在ZVS軟開關應用中，添加的漏-源緩衝電容不會產生任何開通損耗。漏極與源極間額外的緩衝電容與低柵極電阻相結合，在互補續流器件關斷時的dv/dt轉換中提供了更高的位移電流。這進一步減少了關斷電流和電壓之間的重疊
；相較於僅使用高柵極電阻，可更大幅度降低關斷開關損耗。通過這種方法，我們能夠在不犧牲器件開關速度的情況下抑製VDS振鈴；而如果采納高柵極電阻的設計策略
，則需要犧牲器件開關速度。

圖3
，E1B模塊在VDS = 800V、IDS = 100A時的關斷波形：（a）Qorvo UHB100SC12E1BC3-N（1,200V
、100A E1B模塊），帶緩衝器（660pF、4.7Ω、Rgoff 2.2Ω）
；（b）廠商A的1,200V 100A模塊，帶緩衝器（660pF、4.7Ω
、Rgoff 2.2Ω），（c）廠商A的1,200V 100A模塊
，不帶緩衝器（Rgoff 5Ω）


圖4，在VDS = 800V

、IDS = 100A條件下
，E1B模塊關斷開關損耗的DPT測試結果：（a）廠商A的1,200V 100A模塊，帶緩衝器（660pF
、4.7Ω、Rgoff 2.2Ω）和不帶緩衝器（Rgoff 5Ω）的對比；（b）Qorvo UHB100SC12E1BC3-N（1,200V、100A E1B模塊），帶緩衝器（660pF
、4.7Ω、Rgoff 2.2Ω）
，和廠商A帶緩衝器模塊（660pF

、4.7Ω
、Rgoff 2.2Ω）的對比

一項以800V母線電壓和100A負載電流進行的雙脈衝測試表明，為廠商A的SiC MOSFET模塊添加緩衝器後，損耗迅速降低了50%。而結合使用Qorvo基於JFET的器件與緩衝器
，可使關斷開關損耗進一步降低74%。這使得開關速率得以提高三倍
，並推動外部無源組件尺寸的減小。以圖5所示的50kW PSFB（相移全橋）仿真為例，關斷開關損耗減少74%使得結溫相應降低10%。最終，更佳的熱性能帶來更小的散熱片和冷卻結構
；兩者的結合，共同實現了轉換器體積的縮減。

圖5，50kW移相全橋FET損耗仿真；應用條件：50kW、800V Vin、400V Vout、150kHz

、死區時間150ns、散熱器溫度75°C

盡管軟開關技術有諸多複雜性，但SiC技術為其優化使用創造了機會。對於需要高效率和高密度的設計，則可以跳出基於MOSFET經典結構的束縛來實現其目標。

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

意法半導體推出STeID Java Card™可信電子身份證和電子政務解決方案

利用精密信號鏈μModule解決方案簡化設計
、提高性能並節省寶貴時間

高分辨率低功耗圖像傳感器，工業5.0進階應用必備

芯原汪誌偉：芯原IP、平台
、軟件整套解決方案
，助力AIGC算力進一步升級

機器人新紀元：邊緣處理、電源、傳感器與通信突破