雖然有線電視信號絕對頻率較低，但其帶寬比無線信號寬得多
，從108 MHz到1218 MHz擴展了幾個倍頻程，並具有多個帶內諧波。RPD讓設計人員麵臨諸多挑戰，包括RF和混合信號硬件必須涵蓋更寬的頻率範圍
，具有更高的RF功率、更低的底噪和更好的線性度
，同時消耗更少的直流功耗。每個下行末級RF放大器的功率通常為18 W
，對於4端口係統，這大約是通常能夠提供給RPD（由RPD消耗）的140 W至160 W功率預算的50%。

 

將ADI的有線電視數字預失真(DPD)效率增強技術,應用於DPD優化功率倍增器(ADCA3992),並結合先進的高速數據轉換器技術，利用單個DAC（例如 AD9162)，和單個ADC（如AD9208), 以及高度集成的時鍾解決方案(HMC7044) 
，來實現全頻帶DPD。

 

本文介紹遠程PHY的演進，以及ADI公司如何使用專有DPD並將ADI的算法和IP內核集成到OEM的現有FPGA部署中來解決效率和線性度挑戰。

 

背景知識

 

自從60多年前作為社區接入電視(CATV)引入
，有線電視已從簡單的單向（僅下行）模擬鏈路發展為複雜的多模
、多頻道雙向係統（包括上行或反向路徑），支持模擬電視


、基於IP的標清(SD)和高清(HD)數字電視以及高速數據互聯網下載和上傳。這些服務由多個係統運營商(MSO)提供。

 

有線數據和數字電視服務把使用CableLabs及相關參與公司製定的有線電纜數據係統接口規範(DOCSIS)的數據提供給消費者。前端係統（電纜調製解調器終端係統或CMTS）的配置經過了多次演進，包括添加EdgeQAM調製器作為獨立單元
，或與CMTS集成為有線電視融合接入技術平台(CCAP)的一部分。對下行數據容量的需求現在正以約50%的複合年增長率(CAGR)增加
，這意味著需求約每21個月翻一番。¹ 為了滿足這種需求，自從1997年發布DOCSIS 1.0以來，下行數據速率已從40 Mbps增加到1.2 Gbps（通過廣泛部署實施DOCSIS 3.0）。

 

這些下行數據速率的提高通過結合使用多項技術來實現

，包括頻道綁定
、更複雜的調製（從64 QAM移至256 QAM）和更高的下行頻率上限（從550 MHz至750 MHz至1002 MHz）。在美國，所有這些都是在保留傳統模擬電視服務6 MHz頻道規劃的情況下實現的（EuroDOCSIS和C-DOCSIS為8 MHz）
，但為了支持高達10 Gbps的下行速率，有必要做出更根本的改變，於是在2013年，發布了DOCSIS 3.1標準。在保留對傳統標準支持的同時，DOCSIS 3.1采用頻譜效率更高的正交頻分多路複用(OFDM)技術
，頻道帶寬高達190 MHz，支持高達4096 QAM。此外
，下行頻率範圍的頻率上限增加了超過20%，達到1218 MHz，並可選擇擴展到1794 MHz。

 

但有一點始終沒有改變，都是使用具有75 Ω阻抗的同軸電纜物理連接到用戶電纜調製解調器。在20世紀90年代之前
，係統前端和用戶之間使用100%同軸電纜，但最新部署為混合光纖銅纜(HFC)。在HFC中
，模擬電光轉換器連接到前端的同軸輸出；然ran後hou信xin號hao通tong過guo光guang纖xian傳chuan輸shu至zhi靠kao近jin服fu務wu區qu的de節jie點dian，再zai通tong過guo光guang電dian轉zhuan換huan器qi，最zui終zhong經jing同tong軸zhou電dian纜lan分fen配pei給gei用yong戶hu。通tong過guo架jia空kong或huo地di下xia電dian纜lan與yu用yong戶hu的de這zhe最zui後hou一yi英ying裏li連lian接jie成cheng為wei係xi統tong瓶ping頸jing
，但dan升sheng級ji到dao光guang纖xian到dao戶hu(FTTH)鏈路的成本很高且具有破壞性，因此有線電視MSOjuedingchongfenliyongxianyoudetongzhoudianlanzichan。yushuangjiaoxiandianhuaxianxiangbi，tongzhoudianlantigongleyigexiangduilianghaodehuanjing
，benshennenggoupingbiganraohuochuanrao，bingqieyinzukangbupipeichanshengshidudexinhaofanshe。danshi，congjiediandaozuiyuanyonghuda1200英尺的典型距離下
，頻率相關損耗特征明顯（108 MHz和1002 MHz之間存在近17 dB的斜率），需要插入具有高通響應的RF濾波器進行預加重或傾斜。

 

圖1.使用HFC部署有線電視。

 

在典型的HFC部署中（如圖1所示），從光纖節點連接的一根主幹同軸電纜可服務數百個用戶，通過多路RF分路器將信號分配給子組，然後通過分接頭將分接電纜連接到個人用戶。在典型的節點+ n係統中
，寬帶升壓放大器以固定的間隔插入網絡中，以放大信號電平
，確保電纜調製解調器處具有足夠的信噪比(SNR)。

 

為用戶提供更大的數據容量

 

DOCSIS幹線電纜上的可用數據帶寬由所有連接用戶共享
，並可通過兩種方式為所有用戶提供更多帶寬：

 

●   提高通過電纜傳輸的數據速率

●   減少連接到電纜的用戶數量

 

如前所示，通過使用頻道綁定、更高階的調製方案以及擴展頻譜以提供更多的頻道，可提高關鍵信息(headline)shujusulv。danshi
，zengjiaxiaxingrongliangzhishijiejuefangandeyibufen
，yinci
，wangluojiagouyezaibuduanfazhanyijianshaolianjiedaojiediandeyonghushuliang，zuichushitongguojiedianfengelaishixiande
，jiangzhichideyonghushuliangcongzuiduo2000減少到不足500。這種方法有效但成本很高。節點分割的替代方法是修改網絡架構
，通過使用帶數字光纖鏈路的分布式接入架構(DAA)將物理層(PHY)與CCAP分離，如圖2所示。遠程PHY硬件包含下行調製和RF級以及上行RF級和解調。從CCAP中移除體積龐大且耗電的PHY組件
，在前端位置放一個邊緣路由器也能實現虛擬CCAP。

 

圖2.使用遠程PHY部署有線電視。

 

數字光纖的性能遠遠高於模擬光纖，且覆蓋範圍更大（能夠更靈活地確定節點位置），並且單根光纖支持大約5倍的波長。DAA方法還消除了傳統HFC網絡中的電光和光電轉換。這些轉換限製了光節點輸出信號的動態範圍：模擬轉換的底噪和線性度都會影響調製誤差率(MER)


，這將決定是否能夠支持高數據速率所需的高階調製。

 

挑戰是什麼？

 

光纖深入架構將通過更小的服務組規模、更自由的頻譜分配和更好的線路末端SNR和MER（DOCSIS 3.1中實現高階調製所必需的）
，來提升每個用戶的容量。由於數字光纖和新硬件的位置相對靠近用戶
，因此還有機會提供補充服務節點，如在遠程PHY節點上添加Wi-Fi接入點。但是，這也會給下行模擬傳輸鏈帶來幾個新的設計挑戰。

 

DOCSIS 3.1標準將下行頻率上限從1002 MHz擴展到1218 MHz，意味著必須傳輸相當於35個額外的6 MHz頻率通道
，且向上傾斜度從17 dB增加到21 dB，如圖3所示。

 

圖3.頻率相關電纜損耗的傾斜補償。

 

任何新係統都需要與現有部署保持兼容，因此最高DOCSIS 3.0頻道中的功率（以999 MHz為中心）必須保持不變（通常為57 dBmV）

，這意味著最高頻道（以1215 MHz為中心）中所需的RF功率為61 dBmV。由於添加了頻道，增加了傾斜度
，並且電纜調製解調器需要高SNR，因此節點輸出端口前的最後一個有源元件
，即A類超線性功率放大器（功率倍增器混合）所需的輸出信號電平提高了一倍多
，達到76.8 dBmV的複合電平。為了滿足不斷增長的RF功率需求，混合硬件設計人員必須將每端口混合直流偏置功率從10 W左右增加到18 W，並且在某些情況下，必須將直流電源電壓從行業標準值24 V增加到34 V。由於節點通常支持多達4個RF端口，每個端口都有其自己的混合端口
，並且通常由通過同軸電纜注入的60 V交流電源供電，這就迫使對設計做出重大更改，並產生了新的散熱管理問題。

 

為了支持采用DOCSIS 3.1的更高階QAM方案，節點輸出端對MER的苛刻要求已從43 dB增加到48 dB。² 在這樣高的MER要求下，DAC時鍾上的相位噪聲和雜散信號會對係統性能產生影響。功率倍增器直接影響MER和帶內帶外失真的主要不利因素是非線性失真，包含諧波和交調失真。在108 MHz至1218 MHz的倍頻程工作範圍內，存在多個帶內奇偶次諧波，而在185個D3.0載波（或等效載波）下
，會產生一組非常複雜的IM產物。傾斜也有顯著的影響，因為較高頻道中的功率比最低頻道中的功率大100多倍，所以這裏會產生顯著的差頻積。峰均功率比(PAPR)超過12 dB。

 

所有這些因素結合起來
，為功率倍增器設計人員帶來了巨大的挑戰：更寬的帶寬、更高的峰均功率以及改善線性度。最新的A類GaAs/GaN推挽混合器件（如 ADCA3992）可滿足帶寬
、RF功率和線性度要求，但RF係統設計人員所麵臨的挑戰無疑是降低功耗：650 mW的RF輸出功率的直流輸入約為18 W時（等效於76.8 dBmV複合電平），直流到RF的轉換效率僅為3.6%。

 

係統解決方案是什麼
？

 

一(yi)旦(dan)混(hun)合(he)設(she)備(bei)能(neng)夠(gou)支(zhi)持(chi)所(suo)需(xu)的(de)帶(dai)寬(kuan)和(he)功(gong)率(lv)，解(jie)決(jue)方(fang)案(an)的(de)第(di)一(yi)部(bu)分(fen)就(jiu)是(shi)確(que)保(bao)輸(shu)出(chu)端(duan)口(kou)前(qian)的(de)最(zui)後(hou)一(yi)個(ge)有(you)源(yuan)元(yuan)件(jian)，即(ji)混(hun)合(he)功(gong)率(lv)倍(bei)增(zeng)器(qi)能(neng)夠(gou)獲(huo)得(de)清(qing)晰(xi)的(de)信(xin)號(hao)。通(tong)過(guo)使(shi)用(yong)高(gao)性(xing)能(neng)寬(kuan)帶(dai)16位RF DAC（如AD9162）和低相位噪聲
、低雜散輻射JESD204B兼容時鍾源（如HMC7044）
，可在DAC輸出端跨整個DOCSIS 3.1頻率範圍實現約52 dB MER。

 

解決方案的第二部分更複雜。理想情況下，任何解決方案都會既提高功率倍增器的輸出功率能力又提高MER
，同時降低功耗，但它們幾乎是相互對立的：在恒定輸出功率下
，降低功耗會使MER性能下降
，或者需要損失RF功率性能，才能使MER保持不變。雖然可以使用包絡跟蹤(ET)等技術來提高效率
，但創建非常寬的帶寬包絡信號並將ET過程產生的顯著失真線性化將帶來額外的挑戰。

 

要兼顧效率和MER
，具有吸引力的解決方案就是DPD，整個無線蜂窩行業幾乎普遍采用。數字預失真(DPD)允許用戶在更高效但非線性更明顯的區域中運行混合功率倍增器
，然後先預先校正數字域中的失真，再將數據發送到放大器。如圖4所示
，DPD在數據到達放大器之前對其進行整形，以抵消放大器產生的失真，從而擴大功率倍增器的線性範圍。

 

圖4.數字預失真。

 

在擴大的線性工作範圍中，DPD讓放大器能夠在降低的偏置電流或電源電壓下更自由地運行（從而降低功耗）

，或提高MER和誤碼率(BER)，shenzhikenengtongshijiangu。jinguanshuziyushizhenyiguangfanyingyongyuwuxianfengwojichusheshi，danzaidianlanhuanjingzhongshishishuziyushizhenyouduteeryouyoutiaozhanxingdeyaoqiu。zhebaokuoduichaokuandaikuanyingyongxianxinghua，jinliangjianshaoshishiDPD所需的數字信號處理功耗，以及在高傾斜頻譜下工作。所有這一切隻能通過對硬件、FPGA和軟件進行適度的更改（會增加成本）來實現。

 

由於通過將放大器驅動到非線性工作區域來提高效率，多個帶內失真產物給DPD帶來了獨特的挑戰。不僅是大信號帶寬，還有它在頻譜（從直流開始僅為108 MHz）上的位置都對DPD構成了挑戰。有線信號的性質與無線截然不同
，無線信號其所需信號的帶寬（例如，60 MHz）比RF中心頻率（例如，2140 MHz）小很多。在典型的108 MHz至1218 MHz DOCSIS 3.1下行分配中，所需信號帶寬為1110 MHz

，中心頻率為663 MHz。所(suo)有(you)非(fei)線(xian)性(xing)係(xi)統(tong)都(dou)會(hui)發(fa)生(sheng)諧(xie)波(bo)失(shi)真(zhen)。電(dian)纜(lan)數(shu)字(zi)預(yu)失(shi)真(zhen)的(de)重(zhong)點(dian)是(shi)帶(dai)內(nei)諧(xie)波(bo)失(shi)真(zhen)產(chan)物(wu)。在(zai)典(dian)型(xing)的(de)無(wu)線(xian)係(xi)統(tong)中(zhong)
，三(san)次(ci)和(he)五(wu)次(ci)諧(xie)波(bo)最(zui)重(zhong)要(yao)，因(yin)為(wei)其(qi)他(ta)產(chan)物(wu)在(zai)頻(pin)帶(dai)外(wai)，可(ke)通(tong)過(guo)傳(chuan)統(tong)濾(lv)波(bo)器(qi)濾(lv)除(chu)。在(zai)典(dian)型(xing)的(de)電(dian)纜(lan)部(bu)署(shu)中(zhong)，最(zui)低(di)載(zai)波(bo)的(de)前(qian)11個諧波都在頻帶內。

 

圖5.寬帶電纜應用中寬帶諧波失真的影響

 

相xiang比bi隻zhi需xu要yao考kao慮lv奇qi數shu次ci諧xie波bo的de無wu線xian蜂feng窩wo應ying用yong，電dian纜lan應ying用yong中zhong的de偶ou數shu次ci和he奇qi數shu次ci諧xie波bo均jun在zai頻pin帶dai內nei，可ke產chan生sheng多duo個ge重zhong疊die的de失shi真zhen區qu域yu。這zhe在zai一yi定ding程cheng度du上shang會hui對dui任ren何he數shu字zi預yu失shi真zhen解jie決jue方fang案an的de複fu雜za性xing和he精jing密mi性xing產chan生sheng嚴yan重zhong影ying響xiang，因yin為wei算suan法fa必bi須xu通tong過guo簡jian單dan的de窄zhai帶dai假jia設she。數shu字zi預yu失shi真zhen解jie決jue方fang案an必bi須xu適shi應ying所suo有you階jie次ci的de諧xie波bo失shi真zhen。每mei個ge階jie次cik需要[k/2] + 1項（二階：k = 2 → 2項，三階：k = 3 → 2項，四階：k = 4 → 3項等）。在窄帶係統中
，偶數階項可以被忽略

，奇數階在每個目標頻帶內產生1個項。電纜應用中的數字預失真必須考慮奇數階和偶數階諧波失真，並且還必須考慮到每個階可能有多個重疊的帶內元素。

 

諧波失真校正定位

 

考kao慮lv到dao傳chuan統tong窄zhai帶dai數shu字zi預yu失shi真zhen解jie決jue方fang案an的de處chu理li在zai複fu雜za的de基ji帶dai處chu完wan成cheng
，我wo們men主zhu要yao關guan注zhu對dui稱cheng位wei於yu載zai波bo周zhou圍wei的de諧xie波bo失shi真zhen。在zai寬kuan帶dai電dian纜lan係xi統tong中zhong
，盡jin管guan保bao持chi了le位wei於yu一yi次ci諧xie波bo周zhou圍wei的de那na些xie項xiang的de對dui稱cheng性xing，但dan是shi這zhe一yi對dui稱cheng性xing不bu再zai適shi用yong於yu更geng高gao階jie次ci的de諧xie波bo產chan物wu。

 

圖6.寬帶數字預失真複雜基帶處理中的頻率偏移要求。(a) 傳統窄帶數字預失真在複雜基帶處完成。(b) 寬帶電纜數字預失真、OOB HD必須是頻率偏移以允許RF上變頻。

 

如圖6a所示，傳統窄帶數字預失真在複雜基帶處完成。在這些實例中
，僅一次諧波產物在頻帶範圍內，因此其基帶產物直接轉換為RF。考慮寬帶電纜數字預失真時（圖6b），較高階次的諧波失真必須是頻率偏移，才能使上變頻後的基帶產物正確位於實際RF頻譜中。

 

圖7.無帶寬限製的理想化數字預失真方案

 

圖7概要顯示了一種數字預失真的實現。在理想情況下
，從數字上變頻器(DUC)（通過數字預失真）到DAC乃至通過功率倍增器的路徑將沒有帶寬限製。同樣地
，觀測路徑上的ADC將對全帶寬進行數字化。請注意，為了進行說明

，我們擴展2倍帶寬的信號路徑；在某些無線蜂窩應用中，可擴展到3至5beidedaikuan。lixiangfanganshitongguoshuziyushizhenchanshengdaineixianghedaiwaixiang，congerwanquanxiaochugonglvfangdaqiyinrudeshizhen。xuyaozhuyideshi
，weilezhunquexiaochushizhen，xuyaozaimubiaoxinhaodedaikuanzhiwaichuangjianxiang，zheyidianfeichangzhongyao。zaishijifanganzhong，xinhaolujingjuyoudaikuanxianzhiheqingxietexing
，shuziyushizhenxingnengwufadadaolixiangfanganyaoqiu。

 

ADI公司開發了一個完全實時、閉環、自適應電纜數字預失真解決方案，由FPGA結構中的執行器和嵌入式處理器中基於軟件的自適應機製組成。該實現方案使用Intel® Arria® 10 660 FPGA和嵌入式 ARM® Cortex® 處理器。DPD IP內核和ARM的功耗為5.3 W，盡管使用更新一代的FPGA或轉換為ASIC
，此功率仍應低於3 W。

 

結果

 

圖8顯示ADCA3992在76.8 dBmV總複合電源

、34 V電源電壓、400 mA偏置電流（13.6 W直流電源）下工作的測試結果。

 

圖8.ADCA3992在76.8 dBmV下沒有數字預失真（藍色）和有數字預失真（橙色）時的性能。

 

測試信號是一串DOCSIS 3.0載波
，中心頻率為111 MHz至1215 MHz，傾斜度為21 dB。引入了少量的間隙，以便觀察頻帶失真。可以看到，頻帶底部失真約改善了6 dB，頻帶頂部超過8 dB。

 

與530 mA標稱非數字預失真功率倍增器電流相比，直流電源節省4.4 W
，那麼，4端口係統節省的總功率為17.6 W減5.3 W FPGA電源，得到12.3 W。對於72 W至59.7 W的4端口係統，功耗（散熱）顯著降低。每個倍增器的偏置電流很可能進一步回退至350 mA (11.9 W)，同時仍達到41 dB的MER目標值，從而係統淨節省19.2 W。

 

結論

 

盡jin管guan高gao速su移yi動dong數shu據ju和he光guang纖xian日ri益yi得de到dao廣guang泛fan應ying用yong
，但dan現xian有you最zui後hou一yi英ying裏li網wang絡luo的de巨ju大da覆fu蓋gai範fan圍wei及ji其qi相xiang對dui良liang好hao的de電dian氣qi特te性xing，可ke確que保bao在zai可ke預yu見jian的de未wei來lai
，它ta們men仍reng將jiang是shi向xiang消xiao費fei者zhe提ti供gong語yu音yin
、視頻和數據服務的重要工具。隨著有線電視網絡過渡到DOCSIS 3.1，並且不斷地發展，滿足更寬的頻率範圍、更高的功率、更好的調製精度以及更高的功效等係統性能要求變得更加困難。

 

數字預失真提供了一種可解決這些相互衝突需求的方式，但在電纜應用中的實施也構成了非常獨特和極具難度的挑戰。ADI已開發出一套全麵的係統解決方案來應對這些挑戰，其中包含混合信號矽（DAC、ADC和時鍾）、RF功率模塊（GaN/GaAs混合）hexianjinsuanfa。zhesanzhongjishudejieheweishebeizhizaoshangtigongleyigelinghuodegaoxingnengjiejuefangan，nenggouyizuixiaodetuoxiezaigonghaoyuxitongxingnengzhijianshixianpingheng。ruanjiandingyixianxinghuahaizhichiyuanyoudianlanjishudaoxinyidaidianlanjishudeqingsongguodu，xinyidaidianlanjishuzhongyujijiangbaohanquanshuanggong(FD)
、擴展帶寬（至1794 MHz）和包絡跟蹤(ET)。

 

本文借鑒了Patrick Pratt的數字預失真圖，筆者對此表示感謝。

 

參考電路

 

¹Robert L. Howald。"光纖前沿。"春季技術論壇論文集
，2016年。

 

²有線電纜數據服務接口規範，DOCSIS®3.1—物理層規範： CM-SP-PHYv3.1-I08-151210。 CableLabs, 2017年5月。

 

 

推薦閱讀：