關於電平標準的由來：

 

在以高（1）和低（0）為(wei)格(ge)式(shi)的(de)數(shu)字(zi)通(tong)信(xin)過(guo)程(cheng)中(zhong)必(bi)然(ran)要(yao)涉(she)及(ji)到(dao)高(gao)和(he)低(di)對(dui)應(ying)的(de)模(mo)擬(ni)電(dian)壓(ya)值(zhi)，而(er)這(zhe)個(ge)值(zhi)的(de)確(que)定(ding)是(shi)有(you)原(yuan)因(yin)和(he)曆(li)史(shi)的(de)。具(ju)體(ti)而(er)言(yan)就(jiu)是(shi)和(he)半(ban)導(dao)體(ti)器(qi)件(jian)的(de)發(fa)展(zhan)有(you)關(guan)，例(li)如(ru)TTL即Transistor-Transistor Logic （晶體管-晶體管邏輯集成電路），這是因為半導體器件中最先發明的是雙極型晶體管。而後由於MOS,CMOS工藝的發展給電路的供電需求帶來新的改變而導致輸出數字電平標準的變化。

 

一
、TTL和CMOS電平介紹

 

TTL電路隻能在5V或以下工作，VCC=5V時。

 

TTL     輸出：VOH>2.4V，VOL<0.4V。

    

輸入：VIH>2.0V
，VIL<0.8V。

 

CMOS電路的工作電壓範圍更寬，可達到12V，VCC=5V時。

 

CMOS輸出：VOH>4.99V

，VOL<0.01V。

    

輸入：VIH>3.5V
，VIL<1.5V。

 

可以看出TTL電平的噪聲容限為0.4V，CMOS的噪聲容限為1.5V。

 

TTL和CMOS門電路結構：

 

如圖TTL門結構，輸出級采用推挽式輸出結構，T4為射極跟隨的形式，輸出電阻小，帶負載能力強。

 

如圖CMOS門結構。

 

 

3.3V LVCMOS：Vcc：3.3V
；VOH>=3.2V；VOL<=0.1V
；VIH>=2.0V；VIL<=0.7V。2.5V LVCMOS：Vcc：2.5V；VOH>=2V；VOL<=0.1V
；VIH>=1.7V
；VIL<=0.7V。

 

二
、高速電平標準

 

在zai高gao速su電dian路lu中zhong如ru何he實shi現xian高gao速su驅qu動dong輸shu出chu呢ne？要yao麼me增zeng大da驅qu動dong電dian流liu，要yao麼me降jiang低di電dian平ping標biao準zhun，或huo者zhe提ti高gao晶jing體ti管guan工gong作zuo速su度du。顯xian然ran前qian者zhe會hui帶dai來lai非fei常chang大da的de功gong耗hao，因yin此ci改gai變bian電dian平ping標biao準zhun和he改gai進jin晶jing體ti管guan設she計ji成cheng為wei選xuan擇ze，雖sui然ran低di電dian平ping更geng容rong易yi受shou到dao幹gan擾rao，所suo以yi需xu要yao更geng嚴yan格ge的de硬ying件jian設she計ji。

 

1、ECL和PECL電平接口

 

ECL即射極耦合邏輯（Emitter Coupled Logic）采用的是差分結構輸出
，並需要負電源供電。後來發展處PECL，即正電源射極耦合邏輯。基本原理就是利用晶體管工作在非飽和區來減小轉換時間，大大提高轉換速度。

 

 

ECL的輸出管始終有電流通過，非常有利於高速轉換。輸出阻抗幾歐姆
，輸出電流10mA左右
，驅動能力強。

 

接口連接：直流耦合
，適用於短距離

 

 

這個匹配方式由等效而來，具體阻值計算：

 

 

接口連接：交流耦合，適用於較遠距離

 

 

2、LVDS電平接口

 

LVDS即Low-Voltage Differential Signaling，是一種利用低壓差分信號傳輸高速信號的電平標準。特點是：低壓，低功耗
，噪聲抑製能力強。

 

 

如圖LVDS的輸入和輸出規格：

 

 

LVDS的連接方式：直接連接，因為片內具有端接電阻。

 

 

三、CML電平接口

 

CML即電流模式邏輯電平，采用恒流驅動，內置匹配電阻，使用簡單

，短距離高速應用中最多。

 

 

下圖是幾種高速接口的性能簡單比較：

 

 

四

、常用普通電平標準

 

在工業領域應用最多的應該是485 232的電平標準，兩者各有優缺點，成本低，使用也比較簡單，但是依然有很多技術要點可以討論，譬如傳輸速度，距離，防護設計等等。

 

 

RS232和RS485的連接問題：

 

工作中了解到不少同學對於232或者485的連接一直有些迷糊，關於信號的收發端定義及公母頭連接，一開始我也是經常摸不著頭腦。以收發地三線為主。

 

標準的232是DB9接頭：

 

 

簡記為：235-收發地。

 

485如何利用DB9連接：

 

485的兩根線對應DB9頭的1,2腳。

 

232和485與MCU的連接：

 

 

四
、小結

 

關(guan)於(yu)數(shu)字(zi)電(dian)平(ping)的(de)標(biao)準(zhun)主(zhu)要(yao)就(jiu)這(zhe)麼(me)幾(ji)種(zhong)
，這(zhe)些(xie)都(dou)是(shi)在(zai)硬(ying)件(jian)層(ceng)麵(mian)的(de)定(ding)義(yi)，在(zai)軟(ruan)件(jian)上(shang)對(dui)應(ying)的(de)就(jiu)有(you)各(ge)種(zhong)協(xie)議(yi)通(tong)訊(xun)方(fang)式(shi)的(de)規(gui)定(ding)。關(guan)於(yu)接(jie)口(kou)設(she)計(ji)確(que)實(shi)是(shi)電(dian)路(lu)設(she)計(ji)中(zhong)的(de)重(zhong)點(dian)
，尤(you)其(qi)是(shi)在(zai)目(mu)前(qian)的(de)高(gao)速(su)數(shu)字(zi)通(tong)訊(xun)應(ying)用(yong)當(dang)中(zhong)，我(wo)覺(jiao)得(de)主(zhu)要(yao)有(you)幾(ji)個(ge)要(yao)掌(zhang)握(wo)的(de)方(fang)麵(mian)：

 

1、信號電平的應用電路
，也就是基本結構要清晰。

 

2
、防護設計問題要考慮周全，不同接口對於負載對於匹配度的要求都不一樣。

 

3、PCB設計的重要性，在高速設計中很多都采用EDA軟件仿真的方式來協助查找關於幹擾的問題
，但是首要的還是要嚴格遵循相關規則和規範來設計。

 

4、實驗的必要性。尤其是接口的幹擾問題，盡可能全麵的實驗方案設計是盡快解決問題的最佳路徑之一。

 

總之
，理論基礎要有，設計考慮要到
，測試實驗要全，如此，結果可能才好！

 

 

推薦閱讀：