盡jin管guan能neng夠gou提ti供gong高gao於yu串chuan行xing接jie口kou的de性xing能neng，但dan並bing行xing接jie口kou也ye有you劣lie勢shi。其qi中zhong最zui明ming顯xian的de是shi，無wu論lun是shi從cong電dian路lu板ban空kong間jian還hai是shi從cong引yin腳jiao數shu要yao求qiu的de角jiao度du而er言yan，並bing行xing接jie口kou的de尺chi寸cun都dou遠yuan遠yuan大da於yu串chuan行xing接jie口kou。例li如ru，一yi個ge簡jian單dan的de4Mb SRAM最多可能需要43個引腳才能與一個控製器相連。在使用一個4Mb SRAM時，我們的要求可能如下：

 

A.最多存儲256K的16位字

 

B.最多存儲512K的8位字

 

對於“A”，我們需要使用18個引腳來選擇一個地址（因為存在2^18種可能），並另需使用16個引腳來進行實際上的數據輸入/輸出。除了這34個引腳之外
，使能我們還需要更多連接來實現使能芯片
、使能使能輸出
、使能使能寫入等功能。對於“B”，我們需要的引腳相對較少：19個引腳用於選擇地址，8個用於輸入/輸入。但開銷（使能芯片
、使能寫入等）保持不變。對於一個容納這些引腳的封裝而言，僅從麵積的角度而言，其尺寸已經很大。

 

一旦地址被選擇後，一個字（或其倍數）將被快速讀取或寫入。對於需要較高存取速度的應用而言，這些SRAM是理想選擇。在使用SRAM的大多數常見係統中，這種優勢使得“太多引腳”delieshibiandekeyihulvebuji
，zhexiexitongdekongzhiqixuyaozhixingjiqifuzadegongneng，yincixuyaoyigehendadehuancun。guoqu，zhexiekongzhiqitongchangjiaoda，peiyouzugoudejiekouyinjiao。kongzhiqijiaoxiao、引腳較少的應用不得不湊合使用嵌入式RAM。

 

在一個配備串行接口的存儲器芯片中
，位元是被串行存取的（一次存取1位到4位）。與並行接口相比，這使得串行接口更加簡單和小巧，但通常吞吐量也更小。這個劣勢讓大多數使用SRAM的係統棄用了串行接口。盡管如此，新一代應用的存儲器要求有可能很快打破引腳數和速度之間的平衡。

 

 

處chu理li器qi日ri趨qu強qiang大da，尺chi寸cun越yue來lai越yue小xiao。更geng加jia強qiang大da的de處chu理li器qi需xu要yao緩huan存cun進jin行xing相xiang應ying的de改gai進jin。但dan與yu此ci同tong時shi
，每mei一yi個ge新xin的de工gong藝yi節jie點dian讓rang增zeng加jia嵌qian入ru式shi緩huan存cun變bian得de越yue來lai越yue困kun難nan。SRAM擁有一個6晶體管架構（邏輯區通常包含4個晶體管/單元）。這意味著
，隨著工藝節點不斷縮小
，每平方厘米上的晶體管的數量將會非常多。這種極高的晶體管密度會造成很多問題，其中包括：

 

SER：軟錯誤率
；Process node：工藝節點 soft：軟錯誤

 

更易出現軟錯誤：工藝節點從130nm縮小到22nm後，軟錯誤率預計將增加7倍。

 

更低的成品率：由於位單元隨著晶體管密度的增加而縮小
，SRAM區域更容易因工藝變化出現缺陷。這些缺陷將降低處理器芯片的總成品率。

 

更高的功耗：如果SRAM的位單元必需與邏輯位單元的大小相同
，那麼SRAM的晶體管就必須小於邏輯晶體管。較小的晶體管會導致泄露電流升高
，從而增加待機功耗。

 

另一個技術發展趨勢是可穿戴電子產品的出現。對於智能手表、健身手環等可穿戴設備而言，尺寸和功耗是關鍵因素。由於電路板的空間有限
，MCU必須做得很小，而且必須能夠使用便攜式電池提供的微小電量運行。

 

片(pian)上(shang)緩(huan)存(cun)難(nan)以(yi)滿(man)足(zu)上(shang)述(shu)要(yao)求(qiu)。未(wei)來(lai)的(de)可(ke)穿(chuan)戴(dai)設(she)備(bei)將(jiang)會(hui)擁(yong)有(you)更(geng)多(duo)功(gong)能(neng)。因(yin)此(ci)

，片(pian)上(shang)緩(huan)存(cun)將(jiang)無(wu)法(fa)滿(man)足(zu)要(yao)求(qiu)，對(dui)外(wai)置(zhi)緩(huan)存(cun)的(de)需(xu)求(qiu)將(jiang)會(hui)升(sheng)高(gao)。在(zai)所(suo)有(you)存(cun)儲(chu)器(qi)選(xuan)項(xiang)中(zhong)

，SRAM最適合被用作外置緩存，因為它們的待機電流小於DRAM
，存取速度高於DRAM和閃存。

 

 

當我們觀察電子產品近些年的演進曆程時，我們會注意到一個重要趨勢：每一代設備的尺寸越來越小，而性能卻保持不變甚至升高。這種縮小現象可以歸因於以下事實：電路板上的每個組件都在變小
，從而造成了這樣的總體效果。早在1965年，高登·摩爾就在他著名的摩爾定律中預測了電路的縮小趨勢。但是，這個縮小趨勢並未發生在所有類型的電路中。例如，邏輯電路比SRAM電路縮小了很多倍。這造成了一個棘手的問題：即嵌入式SRAM開始占據90%的控製器空間。嵌入式SRAM的有限縮小還阻止了控製器以相應於邏輯區域的程度縮小。因此

，成本（與晶粒麵積成正比）的降幅並未達到應有的程度。由於處理器/控製器的核心功能由邏輯區執行，將嵌入式SRAM移出芯片並以外置SRAM取而代之開始具有意義。

 

此ci外wai
，可ke穿chuan戴dai和he物wu聯lian網wang設she備bei的de迅xun猛meng發fa展zhan也ye是shi這zhe一yi趨qu勢shi的de推tui動dong因yin素su。與yu其qi它ta任ren何he設she計ji要yao求qiu相xiang比bi，這zhe些xie設she備bei最zui注zhu重zhong小xiao巧qiao的de設she計ji。因yin此ci，最zui小xiao的deMCU適合此類電路板，鑒於上述原因，這個“最小的MCU”極有可能不搭載一個嵌入式緩存。同樣，它也可能沒有太多的引腳。

 

所有這些發展趨勢都指向一個要求：一個小巧
、能夠隻扮演緩存的角色
、並能使用最小數量的引腳相連的外置SRAM。串行SRAM就是專為滿足這個要求而量身定做的。存儲器在高速性能並非最重要因素的其它存儲器（DRAM、閃存等）中，串行接口已經取代了並行接口。由於存在需要SRAM的應用，串行SRAM在SRAM市場中一直處於小眾地位。在空間非常有限的特定應用中，它們一直是低功耗、小尺寸替代方案。目前，在峰值時鍾速率為20MHz（10MB/s帶寬）條件下，串行SRAM最大容量為1Mbit。相比之下
，並行SRAM的帶寬高達250MB/s，並支持最大64Mbit的容量。下表對比了一個通用型256Kbit並行SRAM和一個256Kbit串行SRAM。

 

　　

youyusuoxuqudongdeyinjiaoshujiaoshao，erqiesudugengdi，chuanxingjiekoucunchuqitongchangbibingxingjiekoucunchuqixiaohaogengshaodedianneng，erqieqizuidadehaochuzaiyujiaoxiaodechicun－無論是從設備尺寸還是從引腳數的角度而言。最小的並行 SRAM封裝是24球BGA，而串行SRAM提供8引腳SOIC封裝。但必需注意的是，WL-CSP是最小封裝，很多並行和串行存儲器廠商支持CSP封裝。市場上的並行SRAM勝過串行SRAM的地方是性能－尤其是在存取時間上。憑借寬得多的總線，並行SRAM能夠最大支持200MBps的吞吐量，而大多數得到廣泛使用的串行SRAM最多隻支持40MBps。

 

如(ru)上(shang)表(biao)所(suo)示(shi)
，存(cun)儲(chu)器(qi)存(cun)儲(chu)器(qi)串(chuan)行(xing)接(jie)口(kou)存(cun)儲(chu)器(qi)在(zai)性(xing)能(neng)方(fang)麵(mian)落(luo)後(hou)並(bing)行(xing)接(jie)口(kou)存(cun)儲(chu)器(qi)。由(you)於(yu)數(shu)據(ju)流(liu)是(shi)順(shun)序(xu)的(de)，它(ta)們(men)不(bu)能(neng)提(ti)供(gong)相(xiang)同(tong)的(de)吞(tun)吐(tu)量(liang)。因(yin)此(ci)
，串(chuan)行(xing)存(cun)儲(chu)器(qi)存(cun)儲(chu)器(qi)最(zui)適(shi)合(he)那(na)些(xie)注(zhu)重(zhong)尺(chi)寸(cun)和(he)功(gong)耗(hao)勝(sheng)過(guo)存(cun)取(qu)時(shi)間(jian)的(de)便(bian)攜(xie)式(shi)設(she)備(bei)，如(ru)手(shou)持(chi)設(she)備(bei)和(he)可(ke)穿(chuan)戴(dai)設(she)備(bei)。

 

 

在物聯網和可穿戴設備興盛之前
，串行 SRAM 的利潤還不足以吸引主流SRAM廠商的注意力。實際上
，主要的串行SRAM廠商就是Microchip和On-semi。對於這兩家公司而言，SRAM並非它們的核心業務，在營收中的占比也很小。另一方麵，靜態RAM領域的市場領袖（如賽普拉斯、ISSI和Renesas）一直以來隻專注於並行SRAM。

 

這種情況可能會發生改變。隨著串行SRAM的商機不斷增多

，我們很快就會看到傳統的SRAM廠商將進軍串行SRAM領域。未來幾年
，串行SRAM的產品路線圖注定會出現（因為這些公司擁有積極推動SRAM技術不斷進步的悠久曆史）。容量和帶寬將是兩大推動力。靜態RAM領域的市場領袖賽普拉斯已經將串行SRAM納入到其異步SRAM產品路線圖中。事實上，賽普拉斯和Spansion的合並意味著，賽普拉斯已經掌握了最新的Hyperbus技術（由Spansion首創）
，該技術能夠通過一個串行接口提供高達400MBps的吞吐量，因此，在這方麵完勝DRAM。隨著主流SRAM廠商進入該市場
，開發人員不久將會獲得最先進的串行SRAM。

 

大吞吐量、小巧的串行接口SRAM給我們帶來了無限的可能性。它最終有可能成為眾多電路板上當代嵌入式SRAM和並行SRAM的全財產繼承者。