安森美半導體新一代外圍組件快速互連(PCIe)方案,
優化服務器時鍾應用
發布時間:2014-11-19 來源:安森美半導體 責任編輯:xueqi
【導讀】安森美半導體(ON Semiconductor)為滿足市場對更高時鍾精度的需求,不斷開發和拓展完整時鍾解決方案,降低時間抖動和相位噪聲,同時使係統設計更加簡單易行。
網絡/無線/雲計算、數字消費、自動測試設備(ATE)/工gong業ye等deng應ying用yong市shi場chang的de不bu斷duan發fa展zhan令ling時shi鍾zhong技ji術shu在zai性xing能neng和he靈ling活huo性xing的de結jie合he越yue趨qu重zhong要yao,而er且qie越yue來lai越yue多duo的de應ying用yong要yao求qiu實shi時shi時shi鍾zhong在zai寬kuan溫wen度du範fan圍wei內nei有you極ji高gao的de計ji時shi精jing度du。安an森sen美mei半ban導dao體ti(ON Semiconductor)為滿足市場對更高時鍾精度的需求,不斷開發和拓展完整時鍾解決方案,降低時間抖動和相位噪聲,同時使係統設計更加簡單易行。
不同應用市場對時鍾方案的需求
不同應用市場對時鍾方案的需求各有特點。例如,網絡、無線和雲計算領域需要低於1ps的抖動及低相位噪聲,采用晶體振蕩器(XO)或壓控晶體振蕩器(VCXO),並且在網絡/無線基站時鍾中集成更高的靈活性及更多的功能。數字消費領域則需要具有專用時鍾合成、壓控晶體振蕩器、可編程能力(係統設計靈活性)、多PLL可配置頻率、擴頻有源降低電磁幹擾(EMI),以及快速提供樣品和上市,還需要降低成本。ATE和工業領域需要高速精密時鍾及數據管理器件。
PCIe接口的應用優勢及行業普及趨勢
作為一種重要的總線接口技術,外圍組件快速互連(PCIe)具有很多優勢,如在帶寬、模塊化及多內核器件方麵提供更高性能,采用標準獨特連接時可以優化成本及可靠性等。在PCIe應用漸趨普及的今天,越來越多的存儲設備已經開始從SATA接口轉向PCIe,固態硬盤(SSD)存儲器也開始轉向PCIe;NEC家庭網關(HGW)自2010年開始使用PCIe;某些機頂盒芯片組(消費類)參考設計在2010年加入PCIe接口;不同架構的數據中心在大幅增加高速PCIe的使用方麵發揮了關鍵作用。我們看到,PCIe在PC/圖形/工作站、服務器和存儲、數據通信、嵌入式/企業、消費、SSD存儲等行業日漸普及。

圖1:安森美半導體完整時鍾方案
正是為了配合時鍾市場及時鍾生成技術的應用趨勢,安森美半導體憑借先進的半導體工藝和模擬技術專長,提供完整的時鍾方案(圖1)。這些產品可以在係統中提供猶如心髒有規律跳動的準確頻率,在實現更高性能的同時簡化係統複雜度,實現精確的係統同步。
安森美半導體用於服務器係統的PCIe時序產品和方案
以服務器技術的變遷為例,首先可以看到其三個變化方向:關鍵任務/數據分析(大數據)、企業和超大規模。其次,企業服務器市場將繼續繁榮發展,用於低交易量、高計算工作負荷的服務器市場不斷擴大,並逐步采用內部部署(On-premise) 、雲計算、虛擬化、數據庫等。第三,網絡級數據中心演進帶來了新商機,高交易量、低計算工作負荷不斷增加;Web 2.0數據中心、視頻傳送、用戶鑒別持續得到采用。安森美半導體用於服務器係統的時序產品如圖2所示。
圖2:安森美半導體用於服務器係統的時序產品
安森美半導體PCIe時鍾方案具有一些共同特性和優勢,包括帶單路、雙路及四路輸出的PCIe時鍾合成器;帶1:6、1:8、1:10及1:21扇出的PCIe緩衝器;提供用於1、2、6、8、10及21通道應用的方案;具有超低歪曲率(skew) ;傳播延遲變化小(多達21路輸出);抖動符合PCIe第1代、第2代及第3代規範;直接器件接口省去外部端子元件,減少物料單(BOM) 。
1)NB3N3002
NB3N3002是一款3.3 V晶體至單高速電流驅動邏輯(HCSL) 合成器,特性包括:頻率25 MHz、100 MHz、125 MHz和200 MHz;HCSL差分輸出;支持PCI-Express和以太網需求;使用25MHz基本並聯諧振晶體;3.3 V電源;無需外部環路濾波器;引腳兼容無擴頻ICS557-01、5V41064、5V41234。此外還有NB3N5573 3.3 V晶體至雙高速電流驅動邏輯 (HCSL)合成器。圖3是NB3N3002的簡化框圖。

圖3:NB3N3002以100 MHz驅動NB3N106K/108K/111K扇出緩衝器符合PCIe 1,2,3抖動及相位噪聲規範。
[page]
2)NB3N51034、NB3N51044和NB3N51054
這些都是新推出的產品,特性包括:采用25 MHz基本模式並聯諧振晶體;掉電模式;不需要外部環路濾波器;四個低歪曲率HCSL輸出;OE三態輸出;擴頻選擇為-0.5%、-1.0%、-1.5%和無擴頻;PCI Express Gen 1、2、3抖動要求;引腳兼容IDT557-05、5V41236、5V40166。
在100MHz條件下,NB3N51034與競爭對手(PCIe Gen3) 相比,其均方根(RMS)抖動僅為0.41ps (12 kHz~20 MHz),而競爭對手為65 ps (12 kHz~20 MHz),見圖4。

圖4:安森美半導體NB3N51034均方根抖動性能明顯優於競爭器件
另一款是NB3N51044 3.3 V四輸出HCSL/LVDS合成器,帶單獨輸出啟用 (OE),增加了LVCMOS/LVTTL輸入,支持四個100 MHz (PCIe)或125 MHz (sRIO) HCSL輸出;FSEL引腳可在100 MHz/125 MHz之間切換;PLL旁路模式;每個輸出三態輸出單獨OE;引腳兼容IDT841604A。
還有一款新產品是NB3N51054 3.3 V、1:4 HCSL/LVDS合成器。其特性在於具有減少EMI的擴頻;啟用/禁用每個輸出和選擇/關擴頻ON/OFF的I2C接口;引腳兼容ICS841S104I。
3)NB3N3002/5573
它具有以100 MHz頻率驅動NB3N106K/108K/111K的輸出性能。在扇出緩衝器輸出進行測量的結果顯示,含25 MHz晶體的NB3N3002/5573(時鍾生成器)以100 MHz模式驅動NB3N106K/108K/111K扇出緩衝器符合PCIe 1、2、3抖動及相位噪聲規範;為NB3N3002/557增加扇出緩衝器不會產生足夠的抖動或相位噪聲以產生無法符合PCIe 1、2、3相位噪聲及抖動規範的“係統”。
4)用於PCIe應用的時鍾分配器件ZDB及扇出緩衝器
服務器平台有3種時鍾拓撲結構:內部係統時鍾、混合係統時鍾和外部係統時鍾。針對PCIe外部時鍾架構,安森美半導體提供多種專用時鍾選擇,包括時鍾產生器(NB3N3002/NB3N5573/NB3N51034/NB3N51054/NB3N51054/NB3N
51044) 、零延遲緩衝器(ZDB) NB3N1200K/NB3W1200L (可用於PCIe混合時鍾架構),以及HCSL至HCSL扇出緩衝器(不需要精確調節時鍾沿使其與ZDB輸出同步的多PCIe參考時鍾產生器)。
例如,NB3N1200K/NB3W1200L零延遲緩衝器(ZDB)帶12路HCSL/NMOS推挽輸出,特性包括:支持DIF SRC時鍾;12個差分時鍾輸出對@0.7V (NB3N1200K) ;12個低功耗NMOS推挽輸出對(NB3W1200L) ;針對100MHz和133 MHz優化,符合PCIe 第2代/第3代和英特爾QPI相位抖動規範;符合低EMI擴頻;最低輸入至輸出延遲變化的偽外部固定反饋;每12個輸出的單獨OE控製引腳。兩者的相位噪聲均優於競爭對手,見圖5。
圖5:NB3N1200K與競爭器件的相位噪聲性能比較
使用NB3N1200K或NB3W1200L時需注意,NB3W1200L是低能耗版本,用於要求低能耗的係統,用於長度小於20英寸的較短長度輸出傳輸線路;NB3N1200K使用標準HCSL輸出設計,在輸出使用恒流源,可維持長於20英寸輸出傳輸線路的信號完整性。
另外,多個PLL分層布置時,用戶可調節帶寬對時鍾樹進行係統優化。使用HBW(高帶寬)擴頻時鍾時用於維持擴頻特性,從而將輸入與輸出相位差減至最小;使用LBW (低帶寬)可濾除PLL帶寬內的時鍾輸入抖動。
以下情況應該使用ZDB或扇出緩衝器:使用零延遲緩衝器 (ZDB) (PLL模式) 時;維護同步時鍾沿對齊時;當時鍾生成至輸出傳播延遲至關重要時;用作扇出緩衝器時;當時鍾生成至扇出輸出傳播延遲不重要時。
5)新產品
安森美半導體還在開發一係列新產品來滿足英特爾白皮書規範,如帶19路HCSL/NMOS報推挽輸出的NB3N1900K/NB3W1900L ZDB,帶8路低能耗NMOS推挽輸出的NB3W800L ZDB,帶HCSL輸出的NB3N208K 1:8扇出緩衝器,以及帶HCSL輸出的扇出緩衝器NB3N106K、NB3N108K、NB3N111K和NB3N121K等。以上介紹的器件工作範圍為3.3 V ± 5-10 %,工業級溫度範圍均為-40°C至85°C,目標市場及應用涵蓋服務器(PCIe、QPI和FB-DIMM),以及網絡(PCIe) 等。這些器件提供優異性能。以NB3N1900K為例,其相位噪聲性能優於競爭器件,見圖6。

圖6a:NB3N1900K與競爭器件的相位噪聲性能比較
圖6b:NB3N1900K與競爭器件的相位噪聲性能比較(續)
總結:
作為服務器應用及其它多種應用的時序方案供應商,安森美半導體提供包括時鍾產生、零延遲緩衝器(ZDB)及ji扇shan出chu緩huan衝chong器qi等deng在zai內nei的de完wan整zheng方fang案an。公gong司si的de產chan品pin涵han蓋gai計ji算suan機ji應ying用yong的de寬kuan廣guang產chan品pin陣zhen容rong,具ju有you一yi流liu的de相xiang位wei噪zao聲sheng和he抖dou動dong性xing能neng以yi及ji極ji高gao的de性xing價jia比bi優you勢shi,符fu合he及ji超chao越yue第di1代、第2代及第3代PCIe要求,可以直接升級眾多現有工業標準方案。
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 具身智能成最大亮點!CITE 2026開幕峰會釋放產業強信號
- 助力醫療器械產業高質量發展 派克漢尼汾閃耀2026 ICMD
- 比異步時鍾更隱蔽的“芯片殺手”——跨複位域(RDC)問題
- 數據之外:液冷技術背後的連接器創新
- “眼在手上”的嵌入式實踐:基於ROS2與RK3576的機械臂跟隨抓取方案
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索



