1996年，家喻戶曉的通用串行接口(USB1.0)初次問世，它可以支持低速(LS)模式和全速(FS)模式，分別提供1.5Mbps和12Mbps的速率。2000年，USB2.0麵市
，其新的高速(HS)模式可提供高達480Mbps的速率，並且依然向下兼容低速模式和全速模式。

目前，USB2.0是最普遍的通用外部數據接口之一
，且事實上已成為便攜式電腦
、上網本和台式機等所有計算機係統的標配接口。此外
，諸如便攜式攝像機
、數碼相機、MP3播放器、電子遊戲機、DVD藍光播放器和電視機，以及手機和DSL/路由器等消費電子產品，也廣泛采用USB2.0接口。

2008年，30億個帶USB2.0接口的新電子設備進入市場。預計2013年將有超過40億個具備USB接jie口kou的de新xin電dian子zi設she備bei上shang市shi。隨sui著zhe超chao高gao速su應ying用yong的de發fa展zhan
，對dui具ju有you更geng高gao數shu據ju率lv的de外wai部bu接jie口kou的de需xu求qiu與yu日ri俱ju增zeng
，例li如ru將jiang外wai部bu硬ying盤pan驅qu動dong器qi連lian接jie至zhi計ji算suan機ji。

在市場上，有些係統可提供比USB2.0高速模式480Mbps高得多的數據率。例如，千兆以太網的速度是其3倍左右，外部串行ATA(eSATA)則可提供3Gbps的數據率(約6倍)。但所有這些係統均不向下兼容USB2.0接口
，因為它們采用的是不同的係統方法。

第十三屆電路保護與電磁兼容技術研討會將於10月30日在上海召開
，9月30日前報名
，可獲價值300元的研討會門票，凡報名用戶，均可得1000積分，積分還可兌換禮品
，快來參加吧！
報名網址：http://0-fzl.cn/seminar/content/sid/65

USB3.0係統設計挑戰

2008年11月，USB3.0規範發布。USB3.0不僅包含USB2.0的全部功能(HS
、FS和LS)，而且可提供名為超高速(SuperSpeed)的單獨的全新超高速數據鏈路。超高速鏈路為下載(從主機到設備，被稱為發送方向)和上傳(從設備到主機，被稱為接收方向)提供了單獨的差分數據線路。超高速模式可提供的最高數據率為5Gbps(圖1)。

圖1：USB3.0物理鏈路在主機側和設備側帶有ESD防護

為同時支持USB2.0功能和新的超高速模式
，電纜必須采用新的結構
，以提供三條差分耦合信號線(TX+/Tx-、RX+/Rx-和D+/D-)。此外，USB3.0電纜還必須具備Vcc線和GND線。這種低成本的USB3.0電纜所麵臨的挑戰
，是需支持很高的截止頻率且不會在相鄰的差分耦合線對之間形成幹擾(圖2a)。

圖2a：USB3.0電纜結構

[member]
[page]
為支持USB3.0電纜所包含的全部線路，必須強製規定采用一種新的連接器形狀。新的USB3.0連接器的基本要求，是必須向下兼容USB2.0連接器。從ESD的角度看
，這導致標準A連接器的超高速線路很容易發生ESD衝擊(在主機側和設備側)。一種強有力的對策是在USB3.0鏈路中實現有效的ESD防護機製。

圖2b：USB3.0電纜結構

超高速數據傳輸係統麵臨的一個最嚴峻的問題,是確保在接收端實現一定程度的信號完整性。很高的信號完整性有助於實現很低的誤碼率(例如,對於USB3.0超高速模式，典型誤碼率為1E-12)。眼圖描述了信號完整性的特性。在擁有無限帶寬的完美係統中


，眼圖完全張開。在實際的係統中，發送和接收阻抗(90歐姆差分阻抗)以及發送側和接收側的所有寄生電容，限製了信號的上升時間/下降時間。這些寄生電容存在於USB3.0收發器內部和/或PCB外部。不匹配的PCB線路

、USB3.0連接器或其它並聯電容器等，均會造成外部寄生電容。因此，這些額外的並聯電容器必須盡可能小。還必須考慮到USB3.0電纜的低通頻率響應(圖2b)。為(wei)抵(di)消(xiao)高(gao)頻(pin)內(nei)容(rong)的(de)衰(shuai)減(jian)，可(ke)在(zai)發(fa)送(song)側(ce)和(he)接(jie)收(shou)側(ce)利(li)用(yong)專(zhuan)用(yong)均(jun)衡(heng)器(qi)改(gai)變(bian)信(xin)號(hao)。這(zhe)些(xie)措(cuo)施(shi)均(jun)有(you)助(zhu)於(yu)加(jia)快(kuai)信(xin)號(hao)上(shang)升(sheng)和(he)下(xia)降(jiang)邊(bian)的(de)速(su)度(du)，從(cong)而(er)得(de)到(dao)張(zhang)得(de)更(geng)開(kai)的(de)眼(yan)圖(tu)(即更高的信號完整性)(見圖3a和圖3b)。

為實現適當的信號完整性性能
，TVS二極管的電容必須很低，但TVS二極管也必須提供較高的ESD包含水平。

圖4a、b為整個USB3.0鏈路的眼圖模擬圖(誤碼率為1E-6)。在圖4a中，所用的接收信號是在未經接收端均衡器處理之前。在圖4b中，所用的接收信號是經接收端均衡器處理之後。紅色的內輪廓線所示為用外推法得到的誤碼率為1E-12時的眼圖張開程度。紅紫色輪廓線為USB3.0技術規範中規定的超高速一致性測試的有效值。比較這兩個眼圖，在接收端使用均衡器的效果顯而易見。

圖4a：未經接收端均衡器處理之前的信號眼圖。 圖4b：經接收端均衡器處理之後的信號眼圖。　　

超高速鏈路和USB2.0傳輸鏈路采用了差分耦合90歐姆線路。鏈路內部的阻抗不匹配造成的信號反射會降低信號完整性。為避免出現這種情況，包括USB3.0電纜在內的整個布局設計，應當實現90歐姆差分阻抗匹配。

為盡量減少斜率下降，並且提供相同的延遲時間，所有差分耦合線路均必須為相同的長度。對USB3.0電纜而言
，這一點尤為重要。斜率下降的多會降低信號完整性，從而導致所謂的“差模共模信號轉換”。所產生的共模信號會影響EMI測試的順利進行。阻抗匹配的適當布局設計，能避免這些問題。
[page]
USB3.0超高速鏈路和USB2.0鏈路的布局布線考慮

在整個USB3.0鏈路的布局布線設計中，應考慮下列因素：(1)所有PCB線路和互連電纜均采用完全阻抗匹配的90歐姆差分設計。(2)必須最大限度地減少非差分耦合線路。(2)非差分耦合線路會嚴重影響眼圖的內眼張開程度。(3)90歐姆差分耦合PCB線路的線路寬度和線路間隔不應太窄，以避免造成額外的損耗
，同時便於生產。從生產的角度而言
，差分線路的理想線路寬度為0.3毫米，線路間隔為0.2毫米，這會形成200微米的電介質高度(假設FR4，且er=4)。(4)差分耦合鏈路的正電和負電線路(包括USB3.0電纜)之間的延遲(線路長度)完全相同(最大限度地減少斜率下降)。對於保持很高的信號完整性和避免生成共模信號，這一點很重要。圖5為具備ESD防護電路的USB3.0標準A連接器橫截麵的布局布線設計示例。

圖5：具備ESD防護電路的標準A連接器USB3.0布局布線設計建議

USB3.0的新型ESD防護策略

持續不斷地減小芯片的各個組件的尺寸是降低生產成本
、提高工作頻率的根本，但與此同時
，這種微型化也產生了新的問題(如容易發生ESD擊穿)。因此，對提供可靠的ESD防護機製的要求與日俱增。

USB3.0可提供最高5Gbps的數據率，因此基本頻率高達2.5GHz。為實現很高的信號完整性
，數據信號的上升時間和下降時間必須非常短。對第3諧波或第5諧波的處理，不應發生明顯衰減。這些隻能通過利用寄生效應最小
、半導體開關速度最快的尖端半導體製程才能實現。這種微型化半導體結構的缺點，是對ESD衝擊造成的過壓的耐受能力降低。采用內置ESD防護裝置，會引起寄生效應(寄生電容)，並且需要占用很大的片上空間。

一種十分經濟高效的方法，是同時采用內置ESD防護機製(集成到USB3.0收發器中)
，以及專為提供外部ESD防護而定製的性能增強(即高電流)應用電路(由器件/電路設計者在電路板上實現)。內置ESD防護機製旨在提供器件級保護，例如，嚴格遵守HBM JEDEC JESD 22-A115要求。內置ESD防護對在開發、生產和電路板裝配過程中安全地拿放器件很重要。專為該應用定製的外部TVS二極管則按照IEC61000-4-2標準，實現了更加嚴格的係統級保護。

為提供適當的USB3.0係統級ESD防護，ESD防護器件(TVS二極管)必須滿足不同的要求。可參照IEC61000-4-2標準
，根據殘留箝位電壓和TVS二極管對ESD衝擊的響應，判斷TVS二極管的ESD防護性能。

TVS二極管的ESD防護性能會受TVS二極管的一些特性影響，比如最低R_on(動態電阻R_dynamic)和專為該應用定製的最低V_breakdown。

根據經驗，可以計算出箝位電壓(V_clamp)：

為確保應用的安全，壓敏電壓必須與所保護的線路上的最高電源電壓和最高信號電平相一致。動態電阻(R_dyn)應當盡可能小。結合最優壓敏電壓和最低動態電阻，可最大限度地減小IC上的殘留ESD應力。

可根據傳輸線路脈衝(TLP)測定值，推導出動態電阻(圖5)。

圖6：專為USB3.0超高速模式提供ESD防護而定製的英飛淩ESD3V3U4UL TVS二極管的TLP測定結果。

根據TLP測定圖，可計算出動態電阻(圖6)：

[page]

為對USB3.0超高速鏈路提供靜電防護，英飛淩專為該應用定製了一隻動態電阻僅為0.3歐姆左右、最高反向工作電壓為3.3V(壓敏電壓最低4V)的TVS二極管(ESD3V3U4ULC)。在測試中

，16A的ESD衝擊的箝位電壓為11V，這在當今市場上的同類產品中堪稱佼佼者。

備注：按照IEC61000-4-2標準，所用16A TLP測試脈衝非常適合8KV接觸ESD衝擊，在30ns點上提供了16A的ESD電流。

為保護另外的USB2.0鏈路

，TVS二極管必須提供稍高一些的反向工作電壓/壓敏電壓。為支持全速和低速模式，必須提供更高的壓敏電壓，從而形成最高+5V左右的信號振幅。英飛淩ESD5V3U1U和ESD5V3U2U係列可提供最低5.3V的反向工作電壓(壓敏電壓最低6V)，二極管電容典型值為0.4pF。

帶ESD防護的USB3.0超高速鏈路的信號完整性

分別在帶ESD防護和未帶ESD防護的情況下
，對圖1所示的整個USB3.0超高速鏈路執行了信號完整性模擬。

整個收發部分具備90歐姆差分阻抗

，考慮了發送側和接收側的寄生效應。測得數據表明了USB3.0電纜的狀態。規定最長USB3.0電纜長度為3米。

為對USB3.0超高速鏈路提供ESD防護，在主機側和設備側均配置了英飛淩ESD3V3U4ULC。ESD3V3U4ULC具備卓越的ESD防護性能，並且二極管電容(二極管對地)極低
，典型值為0.5pF。

在模擬中考慮了USB3.0超高速鏈路的基本布局布線設計規則(見圖5)

在對整條USB3.0超高速鏈路執行的信號完整性模擬中，按照USB3.0一yi致zhi性xing測ce試shi標biao準zhun參can數shu，實shi現xian了le發fa送song側ce信xin號hao去qu加jia重zhong和he接jie收shou端duan均jun衡heng器qi，並bing分fen析xi了le經jing接jie收shou端duan均jun衡heng器qi處chu理li之zhi後hou的de超chao高gao速su信xin號hao的de眼yan圖tu。模mo擬ni所suo用yong誤wu碼ma率lv為wei1E6。根據模擬結果，推導出誤碼率為1E12時的眼圖張開程度(紅色和藍色輪廓線)。

分別在未帶TVS二極管(紅色輪廓線)和帶有TVS二極管(ESD3V3U4ULC，藍色輪廓線)的情況下
，計算出眼圖的張開程度(圖7)。

圖7：在主機側和設備側帶和未帶ESD3V3U4ULC時的眼圖。

在主機側和設備側帶有超低電容TVS二極管ESD3V3U4ULC
，眼圖張開程度(輪廓線)會受到一定影響。雖然眼圖張開程度會略微減小，但相比於USB3.0技術規範中規定的基準模式(紅紫色輪廓線)
，仍大出許多。

本文小結

必須精心設計USB3.0鏈路，以實現最優係統級ESD防護性能，並且強製要求實現毫厘不差的信號完整性。為同時滿足這兩個要求
，ESD防護器件必須具有卓越的ESD防護性
能和很低的器件電容。采用“陣列”配置的英飛淩ESD3V3U4ULC，結合清楚明了的布局布線設計和高質量鏈路(USB3.0電纜)，能夠實現上述要求。