通過占空比前饋控製改善功率因數與THD
發布時間:2020-10-08 來源:Bosheng Sun 責任編輯:wenwei
【導讀】通常認為,平均電流模式控製的性能可充分滿足大部分 50/60Hz AC 線路輸入的商用電源應用需求。但是,傳統平均電流模式控製會使電感器電流領先於輸入電壓,導致不統一的基本位移功率因數與過零失真。在 PFC 工作在高頻率 AC 環境下時,這種情況會變得更糟糕,例如工作在 400Hz 下的機載係統。這些係統所需的高質量輸入電流很難通過傳統控製方法實現。一種名為占空比前饋 (DFF) 控製的最新控製方法可有效降低高線路頻率下的輸入電流失真1/2/3。
幾十年來,平均電流模式控製一直用於功率因數校正 (PFC),而且在商業市場也有各種采用這種控製算法的 PFC 控製芯片。
圖 1 是這種平均電流模式控製的形象介紹。

圖 1. PFC 的平均電流模式控製
通常認為,平均電流模式控製的性能可充分滿足大部分 50/60Hz AC 線xian路lu輸shu入ru的de商shang用yong電dian源yuan應ying用yong需xu求qiu。但dan是shi,傳chuan統tong平ping均jun電dian流liu模mo式shi控kong製zhi會hui使shi電dian感gan器qi電dian流liu領ling先xian於yu輸shu入ru電dian壓ya,導dao致zhi不bu統tong一yi的de基ji本ben位wei移yi功gong率lv因yin數shu與yu過guo零ling失shi真zhen。在zai PFC 工作在高頻率 AC 環境下時,這種情況會變得更糟糕,例如工作在 400Hz 下的機載係統。這些係統所需的高質量輸入電流很難通過傳統控製方法實現。一種名為占空比前饋 (DFF) 控製的最新控製方法可有效降低高線路頻率下的輸入電流失真1/2/3。
DFF 控製的基本構想是預先計算占空比,以減輕反饋控製器的任務。對於工作在連續傳導模式下的升壓拓撲來說,占空比 dFF 的計算公式為:
公式 1gaizhankongbimoshizaikaiguanliangduanchanchengyigedianya,qizaizhenggekaiguanzhouqineidepingjunzhidengyuzhengliushurudianya。changguidianliuhuanlubuchangqihuiweiraozhegejisuanchudezhankongbimoshigaibianzhankongbi。
youyushengyadianganqizaixianlupinlvxiadezukangfeichangdi,yincihenxiaodezhankongbibianhuajiuhuizaizhenggedianganqishangchanshengzugoudedianya,yishengchengsuoxudezhengxiandianliuboxing。

圖 2. PFC 的占空比前饋控製
圖 2 是獲得的控製方案。公式 1 可計算前饋占空比 dFF。然後它可添加至傳統平均電流模式控製輸出 dI。最終的占空比 d 可用來生成控製 PFC 的脈寬調製 (PWM) 波形。
使用 DFF 控製時,需要很多數學計算。CPU 的速度可決定控製環路的速度,進而影響環路帶寬。更快的 CPU 就意味著可實現更高的帶寬。然而,這也意味著更高的成本與功耗。
當我使用德州儀器 (TI) 數字控製器 UCD3138 實施這一控製算法時,我利用 UCD3138 的硬件數字補償器以相對較低的 CPU 速度實現了高帶寬。
UCD3138 中的數字補償器是一個增加了一個 α 的傳統 PID 結構,可提供雙極雙零補償(圖 3)。P、I 和 D 是三個獨立分支,合並輸出後可生成最終的控製信號。數字補償器運行速率高達 2MHz。由於 PFC 電流環路是一階係統,因此通常情況下 PI 控製器已足夠進行補償。這可騰出 D 分支,用來提高 DFF 控製速度。
仔細觀察圖 2。盡管 IREF 和 dFF 由速度有限的 CPU 計算,但數字補償器和 PWM 生成器是 UCD3138 的硬件,因此它們的運行速度更快。這就意味著 dI 能以高速進行計算。因而其實 dFF + dI = d,其可降低控製環路速度。如果 dFF + dI = d 也能通過硬件完成,那麼不僅整個環路速度會比以前快,而且帶寬也會提高。

圖 3. UCD3138 的 PID 結構
D 分支有兩個高級特性:
1. 輸出可設置為預定義值
2. 它可能會中止(凍結),使其輸出維持當前值
我們可利用這兩個特性增強 DFF 控製。
例如,電流控製環路必須是 100KHz,但由於 CPU 速度的限製,dFF 最多隻能在 50KHz 速率下進行計算。完成計算後,將 D 分支輸出預設為 dFF,然後中止。盡管 dFF 在 50kHz 下計算,但是 P、I 和 d = P + I + dFF 都在更快的 100KHz 速率下運行,因此 PWM 可在 100kHz 下更新。有效的控製環路將在 100kHz 下運行。該過程請參見圖 4。

圖 4. 將 DFF 與 UCD3138 PID 結構結合
有了更快的控製環路速度,就可提高帶寬,從而改善 THD 和 PF。UCD3138 的獨特結構可提供改進的 DFF 實施方案。
推薦閱讀:
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 具身智能成最大亮點!CITE 2026開幕峰會釋放產業強信號
- 助力醫療器械產業高質量發展 派克漢尼汾閃耀2026 ICMD
- 比異步時鍾更隱蔽的“芯片殺手”——跨複位域(RDC)問題
- 數據之外:液冷技術背後的連接器創新
- “眼在手上”的嵌入式實踐:基於ROS2與RK3576的機械臂跟隨抓取方案
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
Energy Micro
EPB
ept
ESC
ESD
ESD保護
ESD保護器件
ESD器件
Eurotect
Exar
Fairhild
FFC連接器
Flash
FPC連接器
FPGA
Fujitsu
Future
GFIVE
GPS
GPU
Harting
HDMI
HDMI連接器
HD監控
HID燈
I/O處理器
IC
IC插座
IDT
IGBT





