安森美半導體提供圍繞寬禁帶方案的獨一無二的生態係統
，包含從旨在提高強固性和速度的碳化矽(SiC)二極管、SiC MOSFET到 SiC MOSFET的高端IC門極驅動器。 除了硬件以外，我們還提供spice物理模型，幫助設計人員在仿真中實現其應用性能
，縮短昂貴的測試周期。

 

我們的預測性離散建模可以進行係統級仿真，其中可以針對係統級性能指標（例如效率）進行優化，而不局限於優化元器件級性能指標
，例如RDS（on）。 此外，設計人員可以放心地模擬數據表中未涵蓋的工作條件
，例如開關應用的變化溫度、總線電壓、負載電流和輸入門極電阻。

 

為滿足這些需求，模型必須是基於物理規律的
、直觀的
、可預測的，最重要的是精確的。

 

在IC行業中，追溯到幾十年前，采用SPICE模型的支持CAD設計的環境對於IC設計人員準確預測電路性能至關重要。 通過首次正確設計縮短生產周期。 迄今為止，由於缺乏可靠的SPICE模型
，電力電子CAD環境遠遠落後於IC行業。 電力電子器件模型基於簡單的子電路和複雜的非物理行為模型。仿真最終不可靠。

 

圖1 

 

簡單的子電路過於基礎簡單
，不足以充分利用所有器件性能。 在圖1中，我們顯示了一個CRSS圖，將典型的簡單模型（藍色）與更先進的物理模型（綠色）和測量數據（紅色）進行了比較。 顯然，您可以看到簡單模型無法捕獲非線性電容效應，最終導致不準確的動態開關仿真。

 

眾所周知，更準確、更複雜的行為模型會導致收斂問題。 此外，此類模型通常以專有的仿真器行為語言（例如MAST™）編寫，因此無法跨多個仿真器平台。

 

通常，電力電子模型既不是基於工藝技術和布局的，也不具有芯片平麵布局的可擴展性。

 

我們以物理可擴展模型開發了一個適用於整個技術平台的模型。 這(zhe)就(jiu)是(shi)說(shuo)
，它(ta)不(bu)是(shi)包(bao)含(han)經(jing)驗(yan)擬(ni)合(he)參(can)數(shu)的(de)單(dan)個(ge)模(mo)型(xing)的(de)庫(ku)，最(zui)終(zhong)曲(qu)線(xian)適(shi)合(he)所(suo)有(you)產(chan)品(pin)。隻(zhi)需(xu)輸(shu)入(ru)給(gei)定(ding)產(chan)品(pin)的(de)芯(xin)片(pian)平(ping)麵(mian)布(bu)局(ju)參(can)數(shu)，通(tong)過(guo)芯(xin)片(pian)擴(kuo)展(zhan)
，我(wo)們(men)就(jiu)可(ke)以(yi)使(shi)技(ji)術(shu)迅(xun)速(su)發(fa)展(zhan)。

 

在下一級水平
，模型中基於物理學的工藝依賴性使我們能夠預測新的虛擬技術變化帶來的影響。 顯然，早期設計有助於從應用角度帶動技術要求，並加快產品上市時間。 一方麵，工藝和器件設計工程師使用限定的元器件仿真，也稱為TCAD。 另一方麵，應用和係統級設計人員使用基於SPICE的仿真環境。 基於工藝參數的spice模型有助於這兩方麵的融合。

 

現在，我們介紹一下碳化矽功率MOSFET模型的部分特性。

               

 

圖2顯示了典型的碳化矽MOSFET橫截麵，圖3顯示了子電路模型的簡化版本。

 

現在介紹該模型的一些元素。 首先，我們談談關鍵通道區域。 在這裏

，我們使用著名的伯克利BSIM 3v3模型。 我們都盡可能地不做重複工作。 在這種情況下，我們嚐試建模MOSFET通道，該通道非常適合用BSIM模型進行。 該模型是基於物理的，通過亞閾值、弱反演和強反演來準確捕獲轉換。 此外，它具有出色的速度和收斂性，可以廣泛用於多個仿真平台。

 

接下來，我們需要覆蓋由EPI區域的多晶矽重疊形成的門極至漏極臨界電容CGD。 該電容本質上是高度非線性的金屬氧化物半導體（MOS）電容器。 該電容器的耗盡區由摻雜剖麵
、P阱dpw之間的距離以及外延層的厚度等工藝參數複雜的依賴性控製。SPICE行為方法實施一種基於物理的模型，並將所有這些影響考慮進去。 

 

圖4

 

如圖4所示
，從橫截麵開始，我們想介紹芯片平麵圖可擴展性背後的一些概念和結構。灰色區域是有源區。 藍色無源區與裸芯邊緣(die edges)



、門極焊盤和門極通道(gate runners)相關。 基於物理幾何的衍生確定了無源區和有源區之間的分布，這是實現可擴展性所需的。 我們非常關注在有源和無源區之間的邊界區域中形成的寄生電容。 一旦開始忽略布局中的寄生電容，你什麼時候才會停止這種錯誤呢？ 所有被忽略的電容最終累積起來成為一個麻煩。 在這種情況下
，就無法實現擴展。 而我們的理念是不忽略任何電容器。

 

碳化矽MOSFET支持非常快的dV / dt，大約每納秒50至100伏
，而dI / dts大約每納秒3至6安培。器件固有的門極電阻很重要，可以用來抗電磁幹擾(EMI)。 圖4右邊的設計具有較少的門極通道，因此RG較高， 很好地限製了振鈴。 圖4左邊的設計有許多門極通道，因此RG較低。 左邊的設計適用於快速開關，但每個區域的RDSon也較高
，因為門極通道會在有源區侵蝕掉。

 

圖5

 

現在，我們要談談模型驗證。 我們首先在左側的圖5中顯示輸出電流-dianyatexing。gaimoxingzhunqueyucezhenggepianzhifanwei
，baokuogaomenjichudepiaoyiquheloujipiancha。youtuzhongdejingquedaotongfangzhentuchulemoxingdelianxuxing，zheduiyuqianggudeshoulianxingnenghenzhongyao。 除了線性以外，我們經常查看對數刻度，以發現隱藏的不準確和不連續。

 

圖6

 

在圖6中，我們顯示了在寬溫度範圍內的當前電壓、RDSon和閾值電壓的結果。 SiC MOSFET器件具有穩定的溫度性能
，因此非常有吸引力。寬溫度範圍內的高精度建模使設計人員可以充分利用這種特性。

 

圖7

 

前麵我們介紹了對複雜器件電容的物理建模。 圖7顯示了結果。在左側，CRSS（或CGD）仿真跟蹤數據在2個數量級以上的多次變化，僅在對數刻度上可見。

 

圖8

 

開關結果具有精確建模的固有電容和器件布局寄生效應
，如圖8所示，無需額外調整模型。 這種水平的保真度使應用設計人員有信心精確地仿真器件電路的相互影響

，例如dV / dt、dI / dt
、開關損耗和EMI。 門極驅動器和電源環路的相互作用可以被更進一步地研究和優化。

 

對我們來說，滿足客戶各種不同的仿真平台要求非常重要。 因此
，SPICE方法至關重要。 SPICE不局限於某個專用平台或係統，我們僅使用行業標準仿真軟件中的最小公分母結構
，從而避免依賴於仿真器的專有方案。

 

安森美半導體提供一係列先進的寬禁帶器件和仿真環境。 完整的產品陣容形成一個生態係統
，使客戶能夠充分利用新的
、令人興奮的寬禁帶應用和係統。

 

 

推薦閱讀：