基準電壓輸入

 

逐次逼近型ADC的簡化原理圖見圖1。采樣間隔期間，容性DAC連接至ADC輸入

，並且與輸入電壓成比例的電荷被存儲在電容器中。轉換開始後
，DAC從輸入端斷開。轉換算法逐個開關每一位至基準電壓或地。電容上的電荷再分配可導致電流流入或流出基準電壓源。動態電流負載是ADC吞吐速率和控製位檢驗的內部時鍾的函數。最高有效位(MSB)保持大部分的電荷，需要大部分電流。

 

圖1. 16位逐次接近型ADC原理簡化圖

 

圖2顯示AD7980、16位
、1 MSPS、PulSAR®逐次逼近型ADC基準電壓輸入端的動態電流負載。通過觀察基準電壓源和基準電壓引腳之間500 Ω電阻上的電壓降
，得出測量值。曲線顯示電流尖峰高達2.5 mA，並且在整個轉換期間分布著較小的尖峰。

 

圖2. AD7980動態基準電流

 

若要支持該電流


，同時保持基準電壓的無噪聲特性
，需在盡可能靠近基準電壓輸入放置一個高數值、低ESR的儲能電容，通常為10 µF或huo更geng大da。較jiao大da的de電dian容rong會hui進jin一yi步bu平ping滑hua電dian流liu負fu載zai
，並bing降jiang低di基ji準zhun電dian壓ya源yuan電dian路lu的de負fu擔dan，但dan極ji大da的de電dian容rong會hui產chan生sheng穩wen定ding性xing問wen題ti。基ji準zhun電dian壓ya源yuan必bi須xu要yao能neng提ti供gong灌guan滿man基ji準zhun電dian容rong所suo需xu的de平ping均jun電dian流liu，而er不bu會hui導dao致zhi基ji準zhun電dian壓ya下xia降jiang過guo大da。在zaiADC數據手冊中，基準輸入電流平均值通常在特定的吞吐速率下指定。例如，在AD7980數據手冊中
，將1 MSPS下5 V基準電壓源的平均基準電流指定為330 µA典型值。兩次轉換之間不消耗電流，因此基準電流隨吞吐速率成線性變化
，在100 kSPS時降至33 µA。基準電壓源——或基準電壓緩衝器——在最高的目標頻率下必須具有足夠低的輸出阻抗
，以便在ADC輸入端保持電壓水平，使電壓不至於因為電流而產生太大的壓降。

 

基準電壓源輸出驅動

 

圖3xianshidianxingdejizhundianyayuandianlu。jizhundianyayuankejichengjuyouzugouqudongdianliudehuanchongqi，yekecaiyongshidangdeyunsuanfangdaqizuoweihuanchongqi。weibimianzhuanhuanwucha，tedingtuntusulvxiasuoxudepingjundianliubuyingshijizhundianyaxiajiangchaoguo½ LSB。該誤差在突發轉換中最為明顯，因為此吞吐速率下基準負載將從零變化到平均基準電流。

 

圖3. 典型精密逐次逼近型ADC基準電壓源電路

 

AD7980為16位ADC，其I_REF = 330 µA , V_REF = 5 V；使用該ADC作為確定基準電壓源是否具有足夠驅動能力的示例，則對於½ LSB壓降，最大允許輸出阻抗為：

 

 

大部分基準電壓源不指定輸出阻抗
，但會指定負載調整率，通常以ppm/mA表示。將其乘以基準電壓並除以1000即可轉換為輸出阻抗。例如,"ADR435 超低噪聲XFET® 5-V 5 V基準電壓源指定流出電流時的最大負載調整率為15 ppm/mA。轉換為電阻，可得：

 

 

因此，就輸出阻抗而言，ADR435應該足夠了。它可流出的最大電流為10 mA，足夠處理330 µA的平均基準電流。當ADC輸入電壓超出基準電壓，哪怕隻有很短的一段時間，它也會向基準電壓源注入電流
，因此基準電壓源必須要能吸取一定量的電流。圖4顯示ADC和基準電壓輸入之間的二極管連接
，在輸入超量程條件下它可造成電流流入基準電壓源。與某些老的基準電壓源不同，ADR435能吸收10 mA電流。

 

圖4. AD7980模擬輸入結構

 

由於基準電流的參數要求與吞吐速率成線性關係，較低的吞吐速率或使用較低吞吐率的ADC（如500 kSPSAD7988-5 或100 kSPSAD7988-1 (IREF = 250 µA)時
，可采用較高輸出阻抗（功耗較低）的(de)基(ji)準(zhun)電(dian)壓(ya)源(yuan)。通(tong)過(guo)降(jiang)低(di)基(ji)準(zhun)電(dian)流(liu)，可(ke)算(suan)出(chu)最(zui)大(da)輸(shu)出(chu)阻(zu)抗(kang)。請(qing)注(zhu)意(yi)，這(zhe)些(xie)公(gong)式(shi)僅(jin)作(zuo)參(can)考(kao)準(zhun)則(ze)，對(dui)選(xuan)擇(ze)的(de)基(ji)準(zhun)電(dian)壓(ya)源(yuan)必(bi)須(xu)測(ce)試(shi)硬(ying)件(jian)驅(qu)動(dong)能(neng)力(li)。

 

當dang所suo選xuan基ji準zhun電dian壓ya源yuan的de驅qu動dong能neng力li不bu夠gou時shi，或huo者zhe首shou選xuan微wei功gong耗hao基ji準zhun電dian壓ya源yuan時shi，可ke使shi用yong基ji準zhun電dian壓ya緩huan衝chong器qi。可ke通tong過guo將jiang適shi當dang的de運yun算suan放fang大da器qi配pei置zhi為wei單dan位wei增zeng益yi而er實shi現xian。運yun算suan放fang大da器qi必bi須xu具ju有you低di噪zao聲sheng和he適shi當dang的de輸shu出chu驅qu動dong能neng力li，並bing且qie要yao能neng夠gou穩wen定ding工gong作zuo在zai較jiao大da容rong性xing負fu載zai下xia。它ta還hai必bi須xu要yao能neng提ti供gong所suo需xu電dian流liu。通tong常chang不bu指zhi定ding運yun算suan放fang大da器qi的de輸shu出chu阻zu抗kang


，但dan一yi般ban可ke通tong過guo輸shu出chu阻zu抗kang與yu頻pin率lv的de關guan係xi圖tu確que定ding
，如ru圖tu5中的AD803180 MHz軌到軌運算放大器所示。

 

圖5. AD8031ROUT 與頻率

 

位於100 kHz以下，則輸出阻抗低於0.1 Ω
；而直流時則低於0.05 Ω
，因此就我們1 MSPS下驅動AD7980deshilieryan，tashibucuodexuanze。zaikuanpinlvfanweineibaochidishuchuzukangduiyuqudongjizhundianyashurueryanfeichangzhongyao。jibianshijiaodadedianrongzhi，chunengdianrongyeyongyuanwufaxiaochujizhundianyashuruduanxiaohaodedianliu。dianliuwenbodepinlvchengfenshituntusulvheshuruxinhaodaikuandehanshu。dachunengdianrongchuliyutuntusulvxiangguandegaopindianliu
，erjizhundianyahuanchongqibixunenggouzaizuidashuruxinhaopinlv（或儲能電容阻抗變得足夠低
，可提供所需電流的頻率）保持低阻抗。基準電壓源數據手冊中的典型曲線顯示輸出阻抗與頻率的關係，選擇基準電壓源時應加以考慮。

 

AD8031就是一個很好的選擇，它在容性負載大於10 µF時性能穩定。其它運算放大器（比如ADA4841也(ye)會(hui)在(zai)大(da)電(dian)容(rong)下(xia)穩(wen)定(ding)，因(yin)為(wei)它(ta)們(men)主(zhu)要(yao)驅(qu)動(dong)穩(wen)定(ding)的(de)直(zhi)流(liu)電(dian)平(ping)，但(dan)某(mou)些(xie)特(te)定(ding)的(de)運(yun)算(suan)放(fang)大(da)器(qi)必(bi)須(xu)測(ce)試(shi)確(que)定(ding)加(jia)載(zai)特(te)性(xing)。在(zai)電(dian)容(rong)之(zhi)前(qian)使(shi)用(yong)串(chuan)聯(lian)電(dian)阻(zu)以(yi)保(bao)持(chi)穩(wen)定(ding)並(bing)不(bu)是(shi)個(ge)好(hao)主(zhu)意(yi)，因(yin)為(wei)這(zhe)會(hui)增(zeng)加(jia)輸(shu)出(chu)阻(zu)抗(kang)。

 

以一個基準電壓源驅動多個ADC時
，基準電壓緩衝器非常有用，比如圖6中顯示的同步采樣應用中的情形。

 

圖6. 基準電壓源電路驅動多個ADC

 

所有ADCjizhundianyashurudouyougezidechunengdianrong，jinkenengkaojinjizhundianyashuruyinjiaofangzhi。meitiaocongjizhundianyashuruchufadezouxianjingluyouhoufanhuiweiyujizhundianyahuanchongqishuchuduandexingxinglianjie
，zuidachengdujiangdichuanraoxiaoying。juyoudishuchuzukanghegaoshuchudianliunenglidejizhundianyahuanchongqikequdongxuduoADC，具體取決於電流要求。請注意，緩衝器必須要能在額外電容下穩定，該額外電容與多個基準電壓電容有關。

 

噪聲和溫度漂移

 

一旦確定了驅動能力，必須確保基準電壓源電路的噪聲不影響ADC性能。為了保持信噪比(SNR)和其它規格
，必須將基準電壓源噪聲貢獻限定為ADC噪聲的一小部分（比較理想的是20%或更低）。AD7980集成5 V基準電壓源，額定SNR為91 dB。轉換為rms可得：

 

 

因此，基準電壓源電路應具有不超過10 µV rms的噪聲
，以便最大程度減少對SNR造成的影響。基準電壓源和運算放大器的噪聲規格通常可分為兩部分：低頻噪聲(1/f)和寬帶噪聲。結合這兩部分可得到基準電壓源電路的總噪聲貢獻。圖7顯示ADR4312.5 V基準電壓源的典型噪聲與頻率關係曲線圖。

 

圖7. 帶補償網絡的ADR431噪聲曲線

 

ADR435補償其內部運算放大器
，驅動大容性負載並避免噪聲峰化，使其非常適合與ADC一同使用。更詳盡的敘述可參見數據手冊。采用10 µF電容，其噪聲額定值為8 µV p-p 1/f（0.1 Hz至10 Hz）
，寬帶噪聲頻譜密度為115 nV/√Hz。估計噪聲帶寬為3 kHz。若要將1/f噪聲從峰峰值轉換為均方根(rms)
，可除以6.6：

 

 

然後，使用10 µF電容下的估計帶寬計算寬帶噪聲貢獻。有效帶寬由下式確定：

 

 

使用該有效帶寬計算rms寬帶噪聲：

 

 

總rms噪聲是低頻噪聲和寬帶噪聲的平方和開根：

 

 

結果低於10 µV rms
，因此不會對ADC的SNR造成太大影響。這些計算可用來估算基準電壓源的噪聲貢獻，以判斷其穩定性

，但需要在工作台上使用真實硬件對數據進行驗證。

 

若緩衝器在基準電壓源之後使用
，則同樣的分析可用於計算噪聲貢獻。例如
，AD8031具有15 nV/√Hz的噪聲頻譜密度。由於輸出端具有10 µF電容
，其測量帶寬下降至大約16 kHz。使用此帶寬和噪聲密度，同時忽略1/f噪聲
，則噪聲貢獻為2.4 µV rms。對(dui)基(ji)準(zhun)電(dian)壓(ya)源(yuan)緩(huan)衝(chong)器(qi)噪(zao)聲(sheng)和(he)基(ji)準(zhun)電(dian)壓(ya)源(yuan)噪(zao)聲(sheng)進(jin)行(xing)平(ping)方(fang)和(he)開(kai)根(gen)計(ji)算(suan)，即(ji)可(ke)得(de)到(dao)總(zong)噪(zao)聲(sheng)的(de)估(gu)算(suan)值(zhi)。通(tong)常(chang)，基(ji)準(zhun)電(dian)壓(ya)源(yuan)緩(huan)衝(chong)器(qi)的(de)噪(zao)聲(sheng)密(mi)度(du)遠(yuan)低(di)於(yu)基(ji)準(zhun)電(dian)壓(ya)源(yuan)噪(zao)聲(sheng)密(mi)度(du)。

 

使用基準電壓源緩衝器時
，可通過在基準電壓輸出添加一個極低截止頻率的RC濾波器，對來自基準電壓源的噪聲進行帶寬限製，如圖8所示。考慮到基準電壓源通常是噪聲的主要來源
，這樣做可能會非常有效。

 

圖8. 帶RC濾波的基準電壓源

 

選擇基準電壓源時的一些其它重要考慮因素包括初始精度和溫度漂移。初始精度以%或mV為單位。許多係統允許校準，因此初始精度不如漂移那麼重要，而漂移通常以ppm/°C或µV/°C為單位。大多數優秀的基準電壓源漂移低於10 ppm/°C，而ADR45xx係列更是將漂移驅動至僅有數ppm/°C。該漂移必須納入係統誤差預算中。

 

基準電壓源故障排除

 

設計不佳的基準電壓源電路可能導致嚴重的轉換錯誤。最常見的基準電壓源問題是來自ADC的重複或"粘連"代碼問題。當基準電壓源輸入端噪聲足夠大
，便可能造成ADC作出錯誤的位判斷。哪怕輸入有所改變

，它也以同樣的代碼重複出現多次，或者在較低的有效位中填充重複的1或0字串，如圖9所示。紅色圓圈區域中，ADCchuxianzhanlian，zhongfufanhuixiangtongdedaima。tongchangmanliangchengfujindewentigengyanzhong


，yinweijizhundianyayuanzaoshengduijiaogaoyouxiaoweidepanduanchanshengdeyingxianggengda。yidanzuochucuowudeweipanduan，qiyuweibiantianchong1或0。

 

圖9. ADC傳遞函數中的"粘連"代碼

 

導致出現"粘連"位的最常見原因是基準電壓源電容的尺寸與位置、基準電壓源/基準電壓源緩衝器的驅動能力不足，或是基準電壓源/基準電壓源緩衝器選型不當導致過量噪聲。

 

將儲能電容放置在ADC的基準電壓源輸入引腳附近並使用寬走線實現連接很重要，如圖10所(suo)示(shi)。使(shi)用(yong)多(duo)個(ge)過(guo)孔(kong)將(jiang)電(dian)容(rong)連(lian)接(jie)至(zhi)接(jie)地(di)層(ceng)
，可(ke)獲(huo)得(de)較(jiao)低(di)的(de)阻(zu)抗(kang)路(lu)徑(jing)。若(ruo)基(ji)準(zhun)電(dian)壓(ya)源(yuan)具(ju)有(you)專(zhuan)用(yong)地(di)，則(ze)電(dian)容(rong)應(ying)當(dang)通(tong)過(guo)寬(kuan)走(zou)線(xian)連(lian)接(jie)至(zhi)該(gai)引(yin)腳(jiao)附(fu)近(jin)。由(you)於(yu)電(dian)容(rong)用(yong)作(zuo)電(dian)荷(he)庫(ku)，它(ta)必(bi)須(xu)足(zu)夠(gou)大(da)，以(yi)限(xian)製(zhi)衰(shuai)減(jian)
，並(bing)且(qie)必(bi)須(xu)具(ju)有(you)低(di)ESR特性。具有X5R電介質的陶瓷電容是個不錯的選擇。電容典型值為10 µF至47 µF範圍內，但根據ADC的電流要求，有時也可使用較小數值的電容。

 

圖10. 典型基準電壓源電容布局

 

驅qu動dong能neng力li不bu足zu是shi另ling一yi個ge問wen題ti

，特te別bie是shi使shi用yong低di功gong耗hao基ji準zhun電dian壓ya源yuan或huo微wei功gong耗hao基ji準zhun電dian壓ya源yuan緩huan衝chong器qi
，因yin為wei它ta們men通tong常chang具ju有you高gao得de多duo的de輸shu出chu阻zu抗kang，隨sui頻pin率lv而er明ming顯xian增zeng加jia。使shi用yong吞tun吐tu速su率lv較jiao高gao的deADC時
，這個問題尤其明顯，因為吞吐速率較低時
，電流要求更高。

 

來自基準電壓源或基準電壓源緩衝器的過量噪聲與轉換器的LSB大小有關，也可能會造成粘連代碼
，因此基準電壓源電路的電壓噪聲必須保持為LSB電壓的一小部分。

 

結論

 

本文討論了如何針對精密逐次逼近型ADC設(she)計(ji)基(ji)準(zhun)電(dian)壓(ya)源(yuan)電(dian)路(lu)，並(bing)強(qiang)調(tiao)了(le)如(ru)何(he)判(pan)斷(duan)某(mou)些(xie)常(chang)見(jian)問(wen)題(ti)。文(wen)中(zhong)的(de)計(ji)算(suan)公(gong)式(shi)用(yong)於(yu)估(gu)算(suan)基(ji)準(zhun)電(dian)壓(ya)源(yuan)電(dian)路(lu)的(de)驅(qu)動(dong)能(neng)力(li)和(he)噪(zao)聲(sheng)要(yao)求(qiu)，以(yi)便(bian)有(you)更(geng)高(gao)的(de)概(gai)率(lv)使(shi)該(gai)電(dian)路(lu)通(tong)過(guo)硬(ying)件(jian)測(ce)試(shi)。

 

參考電路

 

AN-931 Application Note. “Understanding PulSAR ADC Support Circuitry.”

 

Kester, Walt. Data Conversion Handbook, Chapter 7. “Data Converter Support Circuits.” 

 

Kester, Walt. “Which ADC Architecture Is Right for Your Application?” Analog Dialogue. Volume 39, Number 2, 2005.

 

Walsh, Alan. “Front-End Amplifier and RC Filter Design for a Precision SAR Analog-to-Digital Converter.” Analog Dialogue. Volume 46, Number 4, 2012.

 

 

推薦閱讀：