可控矽器件能夠以較小的版圖麵積獲得較高ESD防護等級
，因此，此類器件已在集成電路片上靜電防護中占有一席之地。但是在深亞微米CMOS工藝中SCR器件仍然具有高的開啟電壓的缺點
，觸發電壓一般高於20V，qiegaoyushurujidezhayanghuacengjichuandianya。suizhegongyishuipingdebuduanjinbu
，zhayanghuacengdehoudubuduanjianxiao，jichuandianyajinyibujiangdi，yinci
，bimianneihedianlubozhayanghuacengqijianyongjiusunhuaidebiyaocuoshishijianxiaoSCR器件開啟電壓提高開啟速度。如圖1所示為簡單橫向SCR器件剖麵圖，針對此結構降低觸發電壓的器件結構有MLSCR和LVTSCR；針對此結構提高開啟速度的一般方法是采用輔助觸發電路，例如，柵極耦合技術、熱載流子觸發技術、襯底觸發技術、雙觸發技術等。本文介紹幾種降低觸發電壓提高開啟速度的方法。

 

圖1 簡單橫向SCR器件剖麵圖

 

1
、改進型SCR（Modified Lateral SCR
，MLSCR）

 

如圖2所示，MLSCR通過在N阱/P阱的結麵上增加N+擴散區來降低此結的雪崩擊穿電壓。通過此法可將開啟電壓降低到12V，但還不足以保護輸入級的薄柵氧化層，因此，MLSCR與LSCR一(yi)樣(yang)需(xu)要(yao)與(yu)二(er)級(ji)保(bao)護(hu)器(qi)件(jian)配(pei)合(he)來(lai)實(shi)現(xian)輸(shu)入(ru)級(ji)的(de)靜(jing)電(dian)保(bao)護(hu)。當(dang)然(ran)
，由(you)於(yu)其(qi)開(kai)啟(qi)電(dian)壓(ya)的(de)降(jiang)低(di)
，二(er)級(ji)保(bao)護(hu)器(qi)件(jian)的(de)版(ban)圖(tu)麵(mian)積(ji)可(ke)以(yi)減(jian)小(xiao)。而(er)對(dui)於(yu)輸(shu)出(chu)級(ji)，由(you)於(yu)兩(liang)級(ji)ESD保護會給正常工作下的電路帶來信號延時
，LSCR和MLSCR一般不用於輸出級的靜電保護。

 

圖2 MLSCR器件剖麵圖

 

2
、低觸發電壓SCR（Low-Voltage Triggering SCR

，LVTSCR）

 

如圖3所示，LVTSCR通過在結構中嵌入一個NMOS將器件開啟電壓降低到約7V，與短溝NMOS的漏擊穿電壓或穿通電壓相近。此器件可獨立使用作為CMOS集成電路的輸入級ESD保護
，極大地減小了ESD保護電路的版圖實現麵積。而作為輸出級保護時
，需要在LVTSCR和輸出級之間加入小的串聯電阻以保證ESD保護的有效性。

 

圖3 LVTSCR器件剖麵圖

 

3、柵極耦合的LVTSCR（Gate-Coupled LVTSCR）

 

如圖4所示為互補型柵極耦合LVTSCR，此器件采用非雪崩擊穿機製來開啟。通過合理設置Cn和Cp的電容值
，可以使耦合到柵上的電壓在電路正常工作狀態下小於內嵌NMOS/PMOS的閾值電壓，而在ESD應力到來時大於內嵌NMOS/PMOS的閾值電壓。LVTSCR的開啟電壓可以通過調整內嵌NMOS/PMOS柵極的耦合電壓來設置。耦合電壓越大，LVTSCR的開啟電壓越低，快速開啟的LVTSCR可有效保護輸入/輸出級。

 

圖4 柵極耦合的 LVTSCR器件結構

 

4
、襯底觸發SCR（Substrate-Triggered SCR
，STSCR）

 

如圖5所示為P型和N型襯底觸發SCR器件，它們分別通過在傳統LSCR器件中加入P+或N+擴散區作為觸發節點。襯底觸發SCR器件的開啟機製屬於電流觸發事件。當電流被加在SCR器件的襯底，也即寄生三極管的基極時
，SCR可以快速觸發並進入閂鎖狀態。隨著襯底觸發電流的增大
，開啟電壓下降
、開啟時間縮短。當然，此器件的應用需要外加RC偵測電路。

 

圖5 襯底觸發的SCR器件結構

 

 

推薦閱讀：

 

粉塵濃度傳感器的特點及技術參數